[發(fā)明專利]高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備

在審

• 申請?zhí)枺?/td>: 201410342193.9
• 申請日: 2014-07-17
• 公開（公告）號: CN104135270A
• 公開（公告）日: 2014-11-05
• 發(fā)明（設(shè)計(jì)）人: 李樹鵬
• 申請（專利權(quán)）人: 青島歌爾聲學(xué)科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 無
• 代理人: 無

技術(shù)領(lǐng)域

本發(fā)明涉及脈沖轉(zhuǎn)換技術(shù)領(lǐng)域，尤其涉及一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備。

背景技術(shù)

當(dāng)前業(yè)界電子系統(tǒng)中最常用的芯片就是MCU，MCU作為電子系統(tǒng)的控制樞紐需要很多觸發(fā)信號作為代碼運(yùn)行的開始。但是外圍的觸發(fā)信號多是由高到低的電平轉(zhuǎn)換，或者由低到高的電平轉(zhuǎn)換，而MCU等處理芯片由于信號復(fù)用等原因需要輸入短暫的脈沖信號。

由于當(dāng)前業(yè)界的處理高低電平轉(zhuǎn)換的單一性，極大影響了MCU的輸入復(fù)用性，無法合理利用MCU的中斷接口資源。如在電池充電管理中，需要MCU對充電管理過程進(jìn)行控制，但是由于電池充電管理MCU的觸發(fā)需要高脈沖信號，當(dāng)充電管理MCU處于休眠狀態(tài)時(shí)，若直接連接電源，不能滿足喚醒高脈沖信號MCU的要求；在溫度偵測設(shè)備中，需要MCU對溫度偵測過程進(jìn)行控制，但是由于溫度偵測管理MCU的觸發(fā)需要高脈沖信號，當(dāng)溫度偵測管理MCU處于休眠狀態(tài)中時(shí)，開關(guān)閉合產(chǎn)生信號為由高到低轉(zhuǎn)換的電平信號，不能滿足溫度偵測管理MCU的喚醒要求。

因此，需要一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備，以避免上述缺陷。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種高脈沖輸出電路及應(yīng)用高脈沖輸出電路的設(shè)備，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成高脈沖信號，從而節(jié)省MCU資源，提高了MCU的利用效率。

為解決上述問題，本發(fā)明提供一種高脈沖輸出電路，其特征在于，包括：第一邏輯電路、電容C1、第二邏輯電路，RC延時(shí)電路、第三邏輯電路以及反相電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，第一邏輯電路的輸出端通過電容C1連接第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時(shí)電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端連接反相電路，反相電路的輸出端連接第四電源。

進(jìn)一步的，所述第一電源通過電阻R1連接第一邏輯電路的輸出端，既能夠?qū)⒌谝贿壿嬰娐返妮敵龆思措娙軨1的輸入端鉗位在高電平，又能夠起到限流的作用，防止因電流過高對第一邏輯電路的損害。

進(jìn)一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害,需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當(dāng)滿足能夠使第三邏輯電路導(dǎo)通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。

進(jìn)一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進(jìn)行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。

進(jìn)一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠?yàn)榉聪嚯娐返妮敵龆颂峁└唠姡帜軌蚱鸬较蘖鞯淖饔?，防止因電流過高對反相電路造成損害。

進(jìn)一步的，所述第一電源、第二電源、第三電源及第四電源高于脈沖輸出電路的開機(jī)電壓，即高于電平轉(zhuǎn)換信號輸入端的電壓。

進(jìn)一步的，在本發(fā)明提供的高脈沖輸出電路中，所述第一邏輯電路可以具有N溝道的第一MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端連接第一電源及電容C1；所述第二邏輯電路采用具有P溝道的第二MOS管，其柵極作為第一輸入端連接電容C1及第二電源，漏極作為輸出端連接延時(shí)電路，源極作為第二輸入端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源。

進(jìn)一步的，所述具有N溝道的第一MOS管和第三MOS管可以采用NPN三極管代替,其中NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同；所述P溝道的第二MOS管可以采用PNP三極管代替，其中PNP三極管的基極與具有P溝道第二MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道的第二MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道的第二MOS管源極連接方式相同，同樣能夠?qū)⑤斎氲挠傻偷礁唠娖睫D(zhuǎn)換信號轉(zhuǎn)換成高脈沖輸出。