[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410340104.7
• 申請日: 2014-07-16
• 公開（公告）號: CN105322012B
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 許靜;閆江;陳邦明;王紅麗;唐波;唐兆云;徐燁鋒;李春龍;楊萌萌
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10;H01L21/336
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;逢京喜

本發明提供了一種半導體器件，包括：第一區域具有：襯底，所述襯底具有第一半導體材料；第二半導體層，位于襯底之上；第三半導體層，位于第二半導體層之上，為第一器件形成區域；第一隔離結構，位于第三半導體層兩側、襯底之上；空腔，位于第三半導體層的源漏區域之下、第一隔離結構與第二半導體層端部之間；第二區域具有：襯底；襯底之上的第二器件；第二隔離結構，位于第二器件兩側的襯底上。本發明的器件具有低成本、漏電小、功耗低、速度快、工藝較為簡單且集成度高的特點。同時，與SOI器件相比，消除了浮體效應和自熱效應。此外，空腔處較低的介電常數，使得其可承受較高的電壓。

技術領域

本發明涉及半導體器件領域，特別涉及一種半導體器件及其制造方法。

背景技術

隨著器件尺寸的不斷縮小，單位面積芯片上的器件數目越來越多，這會導致動態功耗的增加，同時，器件尺寸的不斷縮小必然引起漏電流的增加，進而引起靜態功耗的增加，而隨著半導體器件的高度集成，MOSFET溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應變得愈發顯著，甚至成為影響器件性能的主導因素，這種現象統稱為短溝道效應。短溝道效應會惡化器件的電學性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。

SOI襯底是在硅的下方嵌入了二氧化硅層，相對于體硅器件，SOI襯底形成的器件可以明顯減小漏電流和功耗，改善短溝道效應，具有明顯的性能優勢。然而，SOI襯底的造價較高，并需要更大的器件面積以避免浮體效應(Floating Body Effect)，難以滿足器件高度集成化的要求，此外，由于嵌入了二氧化硅層，其器件的散熱性能受到影響。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，提供一種半導體器件及其制造方法。

本發明提供了一種半導體器件，包括：

第一區域具有：

襯底，所述襯底具有第一半導體材料；

第二半導體層，位于襯底之上；

第三半導體層，位于第二半導體層之上，為第一器件形成區域；刻蝕所述第二半導體層和所述第三半導體層以形成有源區和第一隔離溝槽；從所述第二半導體層的端部去除部分的第二半導體層，以形成開口，使所述第二半導體層僅形成在所述第三半導體層的溝道區域下方；

第一隔離結構，位于第三半導體層兩側、襯底之上；

空腔，位于第三半導體層的源漏區域之下、第一隔離結構與第二半導體層端部之間；

第二區域具有：

襯底；

襯底之上的第二器件；

第二隔離結構，位于第二器件兩側的襯底上。

可選的，所述襯底為體硅襯底，第二半導體層為Ge_xSi_1-x，0<x<1，第三半導體層為硅。

可選的，還包括：

氧化物層，位于構成空腔的半導體材料的表面上。

可選的，在第一隔離結構與襯底之間以及第三半導體層與第一隔離結構之間也形成有氧化物層，第二隔離結構與襯底之間也形成有氧化物層。

可選的，第二區域還具有：形成于襯底上的第三半導體層，第二器件位于襯底上的第三半導體層上。

此外，本發明還提供了一種半導體器件的制造方法，包括步驟：

提供具有第一半導體材料的襯底，所述襯底具有第一區域和第二區域；

在襯底的第一區域上形成第二半導體層，以及在第二半導體層上形成第三半導體層；