[發明專利]阻變存儲裝置、其操作方法以及具有其的系統

無效

• 申請號: 201410339813.3
• 申請日: 2014-07-16
• 公開（公告）號: CN104575593A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 李世昊
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

相關申請的交叉引用

本申請要求2013年10月16日向韓國知識產權局提交的申請號為10-2013-0123217的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明構思的各種實施例涉及一種半導體集成電路，更具體而言，涉及一種阻變存儲裝置及其操作方法、以及具有阻變存儲裝置的系統。

背景技術

對于具有非易失屬性并且重復地執行讀取/寫入操作的存儲器件的需求不斷增加，因而對這種存儲器件進行研究。

阻變存儲裝置成為研究成果之一，阻變存儲裝置的典型實例包括使用硫族化合物的相變隨機存取存儲器(PCRAM，phase-change?random?access?memory)、使用鐵電電容器的鐵電RAM(FRAM，ferroelectric?RAM)、使用磁性隧穿效應的磁性RAM(MRAM，magnetic?RAM)、使用過渡金屬氧化物的阻變RAM(ReRAM，resistive?RAM)以及使用鈣鈦礦的磁阻式RAM。

通常，PCRAM包括用于數據儲存的電阻器件和存取器件。當存取器件通過字線來驅動以將數據編程時，編程電流從位線施加至電阻器件，并且電阻器件的電阻狀態可以改變成結晶狀態(低電阻狀態)或非晶狀態(高電阻狀態)。

構成電阻器件的相變材料的電阻會因為許多原因而增加，且這被稱為電阻漂移。隨著相變材料的電阻值增加，電阻漂移會加劇。

圖1是解釋多電平PCRAM的數據狀態分布變化的圖。

可以儲存二比特或更多個比特的存儲器單元被稱為多電平單元(MLC，multilevel?cell)，并且PCRAM中的MLC還在非晶狀態(RESET)與結晶狀態(SET)之間具有中間狀態。

圖1說明儲存四個電平R1、R2、R3和R4的數據的MLC的數據狀態分布(即，電阻值分布)。在圖1中，分布在x軸右邊上的單元具有比左邊上的其他單元更高的電阻狀態。單元的電阻狀態可以通過多個參考電阻Ref1、Ref2和Ref3來區分。

由實線表示的分布是剛好將PCRAM單元編程之后的分布曲線。電阻漂移會改變單元的電阻狀態，并且在經過預定時短之后，分布曲線會如虛線所示來改變。

具體地，電阻漂移隨著存儲器單元具有高電阻狀態R2和R3而變得嚴重，并且在部分存儲器單元具有R2電平的電阻時，電阻電平超過參考電阻Ref3且電阻狀態漂移。因此，當通過施加參考電阻Ref3來執行讀取操作時，不可以從電阻值改變且電阻電平超過參考電阻Ref3的存儲器單元中正確地讀出數據。

圖2是解釋PCRAM中編程電阻和電阻漂移系數之間的關系的圖。

PCRAM中的電阻器件的電阻根據等式1表示的時間來改變。

[等式1]

R(t)＝Ｒ_０(t/t₀)^γ

其中，t0表示在編程之后開始初始讀取操作的時段，R0表示初始電阻值，γ表示漂移系數，以及t表示在t0與讀出電阻器件的電阻值的時間點之間的時間間隔。即，在等式1中，初始讀取操作之后，電阻隨時間遞增。電阻增加率通過漂移系數呈指數變化。

從圖2中可以看出，當存儲器單元具有低電阻狀態R0時，即使漂移系數增加，電阻值也不會顯著地改變。然而，可以看出當存儲器單元具有高電阻狀態R2、R3或R4時，電阻值會劇烈地改變。

圖3和圖4是解釋電阻漂移和數據保持時間之間的關系的圖。

圖3說明根據存儲器單元的編程電阻、電阻與時間之間的關系。在被編程至R0電平的存儲器單元中，在時間點F1之后，檢測出存儲器單元具有超出第一參考電阻Ref1的電阻狀態，由此導致其讀取操作發生錯誤。在被編程至R1電平的存儲器單元中，在時間點F2之后，檢測出存儲器單元具有超出第二參考電阻Ref2的電阻狀態，由此導致其讀取操作發生錯誤。在被編程至R2電平的存儲器單元中，在時間點F3之后，檢測出存儲器單元具有超出第三參考電阻Ref3的電阻狀態，由此導致其讀取操作發生錯誤。因此，在可以儲存所有R0至R3電平的存儲器單元中，在最快引起錯誤的時間點F2之后，不可以保證存儲器件的可靠性。

圖4說明根據存儲器單元的編程電阻、電流與時間之間的關系。讀取操作在時間點A處可能失敗，然后存儲器件在時間點A之后可能無法正確地操作。

圖5是解釋典型的PCRAM的操作方法的圖。

為了將目標數據儲存在存儲器單元中，執行用于初始編程和驗證處理的寫入操作和讀取操作。通過施加第一讀取電壓Vc來執行用于驗證的讀取操作。