[發明專利]應用于2D-3D信號設置的柵極驅動電路

有效

• 申請號: 201410337587.5
• 申請日: 2014-07-15
• 公開（公告）號: CN104091577A
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 戴超
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

技術領域

本發明涉及顯示技術領域，尤其涉及一種應用于2D-3D信號設置的柵極驅動電路。

背景技術

GOA(Gate?Driver?on?Array，陣列基板行驅動)技術是將作為柵極開關電路的TFT(Thin?Film?Transistor，薄膜場效應晶體管)集成于陣列基板上，從而省掉原先設置在陣列基板外的柵極驅動集成電路部分，從材料成本和工藝步驟兩個方面來降低產品的成本。GOA技術是目前TFT-LCD(Thin?Film?Transistor-Liquid?Crystal?Display，薄膜場效應晶體管液晶顯示器)技術領域常用的一種柵極驅動電路技術，其制作工藝簡單，具有良好的應用前景。GOA電路的功能主要包括：利用上一行柵線輸出的高電平信號對移位寄存器單元中的電容充電，以使本行柵線輸出高電平信號，再利用下一行柵線輸出的高電平信號實現復位。

在2D顯示模式中，GOA的電路傳遞架構由當前級水平掃描線G(n)(n為自然數)直接傳遞至其后的下一級水平掃描線G(n+1)，而在3D顯示模式中(需分別掃描顯示左右眼圖像)，由于掃描頻率的升高，GOA的電路傳遞架構由當前級水平掃描線G(n)傳遞至其后的下兩級水平掃描線G(n+2)，而下一級水平掃描線G(n+1)保持與當前級水平掃描線G(n)相同的相位。如此一來，在下兩級水平掃描線G(n+2)與當前級水平掃描線G(n)之間會多出一個高頻信號寬度的懸浮期間(floating?period)，造成漏電問題。

對于大尺寸面板，如果采用GOA技術，考慮到面板顯示區域和GOA電路區域走線、元件尺寸的寄生電容和電阻的負載較大，一般會采用多條高頻時鐘信號線來減輕RC負載，至少六條，有的甚至采用八條。對于八條高頻時鐘信號線的GOA電路，一般采用的信號傳遞方式是第n-4級傳遞給第n級。

請參閱圖1，為目前常采用GOA技術的柵極驅動電路架構示意圖。包括：級聯的多個GOA單元，按照第N級GOA單元控制對顯示區域第N級水平掃描線G(N)充電，該第N級GOA單元包括上拉控制模塊100、上拉模塊200、下傳模塊300、第一下拉模塊400(Key?pull-down?part)、自舉電容模塊500、下拉維持模塊600(Pull-down?holding?part)。所述上拉模塊200、第一下拉模塊400、下拉維持模塊600及自舉電容模塊500分別與柵極信號點Q(N)和該第N級水平掃描線G(N)電性連接，所述上拉控制模塊100與下傳模塊300分別與該柵極信號點Q(N)電性連接，所述下拉維持模塊600輸入直流低電壓VSS。所述上拉控制模塊100包括第一晶體管T1，所述上拉模塊200包括第二晶體管T2，所述下傳模塊300包括第三晶體管T3，所述第一下拉模塊400包括第四晶體管T4與第五晶體管T5，所述自舉電容模塊500包括電容Cb；所述第一晶體管T1包括第一柵極g1、第一源極s1、第一漏極d1，所述第二晶體管T2包括第二柵極g2、第二源極s2、第二漏極d2，所述第三晶體管T3包括第三柵極g3、第三源極s3、第三漏極d3，所述第四晶體管T4包括第四柵極g4、第四源極s4、第四漏極d4，所述第五晶體管T5包括第五柵極g5、第五源極s5、第五漏極d5；所述第一柵極g1輸入來自第N-4級GOA單元的下傳信號ST(N-4)，所述第一漏極d1電性連接于第N-4級水平掃描線G(N-4)，所述第一源極s1電性連接于該柵極信號點Q(N)；所述第二柵極g2電性連接于該柵極信號點Q(N)，所述第二漏極d2輸入第m級高頻時鐘信號CK(m)，所述第二源極s2電性連接于第N級水平掃描線G(N)；所述第三柵極g3電性連接于該柵極信號點Q(N)，所述第三漏極d3輸入第m級高頻時鐘信號CK(m)，所述第三源極s3輸出第N級下傳信號ST(N)；所述第四柵極g4電性連接于第N+4級水平掃描線G(N+4)，所述第四漏極d4電性連接于第N級水平掃描線G(N)，所述第四源極s4輸入直流低電壓VSS；所述第五柵極g5電性連接于第N+4級水平掃描線G(N+4)，所述第五漏極d5電性連接于該柵極信號點Q(N)，所述第五源極s5輸入該直流低電壓VSS；所述電容Cb的上極板電性連接于該柵極信號點Q(N)，所述電容Cb的下極板電性連接于該第N級水平掃描線G(N)。所述第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5均為薄膜晶體管。如圖1所示的電路架構主要是針對大尺寸液晶面板GOA技術采用八個高頻時鐘信號線時的連接方案，由圖1可知，上拉控制模塊100的控制信號主要是來自第N-4級水平掃描線G(N-4)，而第一下拉模塊400中的控制信號來自第N+4級水平掃描線G(N+4)。