[發明專利]時鐘發生電路

在審

• 申請號: 201410337285.8
• 申請日: 2014-07-15
• 公開（公告）號: CN104716935A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 金支煥;丘泳埈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 毋二省;俞波

相關申請的交叉引用

本申請要求2013年12月17日提交的申請號為10-2013-0157376的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例涉及半導體集成電路，且更具體而言，涉及時鐘發生電路。

背景技術

半導體集成電路被設計成與時鐘同步工作以便高速操作。

半導體集成電路可以基于從外部輸入的外部時鐘來產生和使用在內部使用的內部時鐘。

發明內容

在一個實施例中，一種時鐘發生電路可以包括：計數單元，被配置成在輸入時鐘的預設時間段期間產生計數代碼。時鐘發生電路還可以包括：控制代碼發生單元，被配置成通過改變所述計數代碼來產生解碼代碼。此外，時鐘發生電路還可以包括：可變周期振蕩單元，被配置成產生具有與所述解碼代碼對應的頻率的輸出時鐘。

在一個實施例中，一種時鐘發生電路可以包括：計數單元，被配置成在輸入時鐘的預設時間段期間通過執行計數操作來產生計數代碼。時鐘發生電路還可以包括控制代碼發生單元，被配置成響應于頻率控制信號來產生與所述計數代碼的代碼值對應的解碼代碼。另外，時鐘發生電路可以包括：可變周期振蕩單元，被配置成產生具有與所述解碼代碼對應的頻率的輸出時鐘。

在一個實施例中，一種時鐘發生電路包括：計數單元，被配置成響應于振蕩信號的移位來產生計數代碼。時鐘發生電路還可以包括：控制代碼發生單元，被配置成通過減小所述計數代碼的代碼值來產生解碼代碼。此外，時鐘發生電路可以包括：可變周期振蕩單元，被配置成產生輸出時鐘，其中所述輸出時鐘的頻率在所述解碼代碼的代碼值增大時減小。

附圖說明

圖1是示出根據實施例的時鐘發生電路的框圖；

圖2是示出圖1所示的計數單元的框圖；

圖3是示出圖1所示的控制代碼發生單元的框圖；

圖4是示出圖3所示的移位器的框圖；

圖5是示出圖4所示的移位器的表格；

圖6是示出圖1所示的可變周期振蕩單元的框圖；以及

圖7示出采用根據本發明實施例的存儲器控制器電路的系統的框圖。

具體實施方式

下面將參照附圖通過多個實施例來描述根據本發明的半導體裝置。時鐘發生電路可以具有復雜結構且由此需要大的空間，具有高的誤操作可能性，消耗大量的電流，以及需要大量時間來將時鐘頻率設置為想要的頻率。因而，多個實施例涉及簡單組成的時鐘發生電路。所述時鐘發生電路可以理想地具有小空間、低的誤操作可能性、較少的電流消耗和較少量的用以將時鐘頻率設置為想要的頻率的時間。

參見圖1，示出根據時鐘發生電路的框圖。時鐘發生電路可以包括計數單元100、控制代碼發生單元200和可變周期振蕩單元300。

計數單元100可以在輸入時鐘CLK_in的預設時間段期間響應于振蕩信號OSC_s來產生計數代碼CNT<0:3>。更具體而言，在預設電平期間每當振蕩信號OSC_s移位至高電平時，計數單元100就可以產生計數代碼CNT<0:3>。例如，振蕩信號OSC_s可以移位至輸入時鐘CLK_in的高電平。因而，在輸入時鐘CLK_in的高電平期間每當振蕩信號OSC_s移位至高電平時，計數單元100就可以對計數代碼CNT<0:3>向上計數且增大計數代碼CNT<0:3>的代碼值。