[發明專利]通過執行替代生長制程形成FINFET半導體裝置的替代鰭片的方法

有效

• 申請號: 201410336404.8
• 申請日: 2014-07-15
• 公開（公告）號: CN104299893B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: A·P·雅各布;M·K·阿卡爾瓦爾達;J·弗倫海澤;W·P·馬斯扎拉
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/336;H01L29/78
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明通常涉及FET(場效應晶體管)半導體裝置的制造，尤其涉及用以形成FinFET(鰭式場效應晶體管)半導體裝置的基本無缺陷的替代鰭片的各種替代生長方法。

背景技術

制造例如CPU(中央處理單元)、儲存裝置、ASIC(application specific integrated circuits；專用集成電路)等先進集成電路需要依據特定的電路布局在給定的芯片面積上形成大量電路元件，其中，金屬氧化物場效應晶體管(MOSFET或FET)代表一種重要類型的電路元件，其基本確定集成電路的性能。傳統的場效應晶體管為平面裝置，通常包括源區(source region)、漏區(drain region)、位于該源區與該漏區之間的溝道區(channel region)以及位于該溝道區上方的柵極電極(gate electrode)。通過控制施加于該柵極電極的電壓來控制流過該場效應晶體管的電流。例如，對于NMOS裝置，如果沒有電壓施加于柵極電極，則沒有電流流過該NMOS裝置(忽略不想要的漏電流，該漏電流較小)。但是，當在柵極電極上施加適當的正電壓時，該NMOS裝置的溝道區變為導電，從而允許電流經該導電溝道區在源區與漏區之間流動。

為提升場效應晶體管的操作速度并增加集成電路裝置上的場效應晶體管的密度，多年來，裝置設計人員已大幅降低了場效應晶體管的物理尺寸。更具體而言，場效應晶體管的溝道長度已被顯著縮小，從而提升了場效應晶體管的開關速度并降低了場效應晶體管的操作電流及電壓。不過，縮小場效應晶體管的溝道長度也降低了源區與漏區之間的距離。在一些情況下，這樣縮小源區與漏區之間的隔離使有效抑制源區與溝道的電位不受漏區的電位的不利影響變得困難。這有時被稱作短溝道效應，其中，作為主動開關的場效應晶體管的特性劣化。

與平面場效應晶體管相比，3D裝置例如FinFET裝置為三維結構。圖1A顯示形成于半導體襯底B上方的示例現有技術FinFET半導體裝置A的立體圖。裝置A包括三個示例鰭片(fin)C、柵極結構D、側間隙壁E以及柵極覆蓋層F。柵極結構D通常由絕緣材料層(未圖示)，例如高k絕緣材料層，以及充當裝置A的柵極電極的一個或多個導電材料層組成。在該示例中，鰭片C由襯底鰭片部分C1以及替代鰭片材料部分C2組成。襯底鰭片部分C1可由硅制成，也就是與襯底相同的材料，而替代鰭片材料部分C2可由與襯底材料不同的材料制成，例如硅鍺。鰭片C具有三維配置：高度H、寬度W以及軸向長度L。軸向長度L與裝置A操作時在裝置A中的電流行進的方向對應。由柵極結構D覆蓋的鰭片C的部分是FinFET裝置A的溝道區。在傳統的流程中，通過執行一個或多個外延生長制程可增加位于間隙壁E的外部(也就是裝置A的源/漏區中)的鰭片C的部分的尺寸甚至將其合并在一起(圖1A中未圖示)。增加裝置A的源/漏區中的鰭片C的尺寸或對其合并的制程經執行以降低源/漏區的電阻和/或更易于建立與源漏區的電性接觸。

在FinFET裝置A中，柵極結構D包圍鰭片C的全部或部分的兩側及上表面以形成三柵極結構，從而使用具有三維結構而非平面結構的溝道。在一些情況下，在鰭片C的頂部設置絕緣覆蓋層，例如氮化硅，且該FinFET裝置僅有雙柵極結構(僅側壁)。與平面場效應晶體管不同，在FinFET裝置中，溝道垂直于半導體襯底的表面形成，以縮小該半導體裝置的物理尺寸。另外，在FinFET中，裝置的漏區的結電容大大降低，這往往顯著降短溝道效應。當在FinFET裝置的柵極電極上施加適當的電壓時，鰭片C的表面(以及接近該表面的內部)，也就是鰭片中垂直取向側壁以及頂部上表面，形成有助于電流傳導的表面反型層或體反型層。在FinFET裝置中，“溝道-寬度”經估計約為兩倍的垂直的鰭片-高度加上鰭片的頂部表面的寬度(也就是鰭片寬度)。在與平面晶體管裝置的占用面積(footprint)相同的占用面積中可形成多個鰭片。因此，對于給定的制圖空間(plot space)(或占用面積(foot-print))，與平面晶體管裝置相比，FinFET裝置往往能夠產生顯著更高的驅動電流密度。另外，由于FinFET裝置上的“鰭形(fin)”溝道的優越柵極靜電控制，因此與平面場效應晶體管的漏電流相比，在裝置“關閉”以后，FinFET裝置的漏電流顯著降低。總之，與平面場效應晶體管的結構相比，FinFET裝置的三維結構是優越的MOSFET結構，尤其是在20納米及20納米以下的CMOS技術節點中。