[發明專利]一種形成節點導納矩陣的并行方法

在審

• 申請號: 201410334960.1
• 申請日: 2014-07-14
• 公開（公告）號: CN104142810A
• 公開（公告）日: 2014-11-12
• 發明（設計）人: 門錕;武志剛;林亞君;楊誠;甄鴻越;王長香;趙利剛
• 申請（專利權）人: 中國南方電網有限責任公司電網技術研究中心;南方電網科學研究院有限責任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

技術領域

本發明是一種形成節點導納矩陣的并行方法，屬于電力系統分析的創新領域。

背景技術

電力系統網絡模型可用網絡元件參數和網絡元件連接關系確定。在實際電力系統網絡計算中，我們希望有更為簡單的網絡模型的描述方法，即用一個既包含網絡元件參數又包含了元件的連接關系的矩陣來描述電力系統網絡模型。節點導納矩陣和節點阻抗矩陣具有這樣的特點，其中節點導納矩陣由于具有稀疏性而被廣泛使用。電網的節點導納矩陣是電力系統的重要屬性之一，不管對電力系統進行什么分析(比如潮流計算，暫態分析等)都離不開節點導納矩陣的形成。隨著電網的發展和擴大聯網，電網的規模越來越大，形成節點導納矩陣的計算量越來越大。近年來，隨著對電網運行的要求越來越精細化，對電網的實時分析和在線校核就顯得尤為重要，所以對分析電網的速度要求也越來越高。提高節點導納矩陣的形成速度，必然會提高電力系統分析的速度。所以考慮采用并行方式實現提高形成節點導納矩陣的速度。

并行計算技術從最早的分布式計算發展到后來的多核CPU，再到近幾年發展迅速的GPU，相對比較成熟。GPU具有低成本，高計算效率的優點，所以其在計算領域的地位越來越顯著。隨著NVIDIA推出的通用并行計算構架CUDA(Compute?Unified?Device?Architecture)，使得GPU解決復雜的計算問題能夠充分發揮其優勢。綜上所述，基于CUDA并行計算形成節點導納矩陣，具有可執行性強、速度快的優勢。

發明內容

本發明的目的在于考慮上述問題而提供一種執行簡單、速度快的形成節點導納矩陣的并行方法。本發明比常規的形成節點導納矩陣的時間要短，具有速度快的優點。

本發明的技術方案是：本發明形成節點導納矩陣的并行方法,包括有如下步驟：

1)將形成節點導納矩陣的任務映射到圖形處理器中進行；

2)枚舉網絡所有支路根據支路信息，判斷支路類型，在節點導納矩陣中相應的位置加上相應的值；

3)將節點導納矩陣結果返回到主機中。

上述步驟1)中，是基于通用并行計算構架將形成節點導納矩陣的任務映射到圖形處理器中進行。

上述步驟2)中各支路的分析是并行的。

本發明形成節點導納矩陣的并行方法，利用并行計算實現能在速度上更快地形成節點導納矩陣。

本發明將形成節點導納矩陣的任務映射到圖形處理器中進行，比常規的形成節點導納矩陣的時間要短，具有速度快的優點。本發明是一種具有高效率、易執行的形成節點導納矩陣的并行方法。

附圖說明

圖1為算法流程圖；

圖2為接地支路示意圖；

圖3為非標準變比的變壓器支路示意圖；

圖4為普通非接地支路示意圖。

具體實施方式

本發明形成節點導納矩陣的并行方法,包括有如下步驟：

1)基于CUDA(Computer?Unified?Device?Architecture)將形成節點導納矩陣的任務映射到GPU(Graphic?Processing?Unit圖形處理器)中進行。

2)枚舉網絡所有支路根據支路信息，判斷支路類型，在節點導納矩陣中相應的位置加上相應的值(各支路的分析是并行的)。

3)將節點導納矩陣結果返回到主機中。

上述步驟1)中是將形成節點導納矩陣的任務基于CUDA(Computer?Unified?Device?Architecture)映射到GPU中進行。

節點導納矩陣Y的對角線元素Y_ii稱為節點i的自導納，其值等于接于節點i的所有支路導納矩陣之和。非對角元素Y_ij稱為節點i、j之間的互導納，它等于直接聯接于節點i、j間的支路導納的負值。若節點i、j間不存在直接支路，則有Y_ij＝0。根據支路信息(包括開始節點編號、終止節點編號、支路等效導納)計算節點導納矩陣，各個支路之間互不干擾，故可用并行計算實現。下面分析網絡中不同支路對節點導納矩陣的貢獻。

對于一個網絡中有三種類型的支路：

1、接地支路即開始節點編號等于終止節點編號，假設節點編號為i，支路等效導納值為y_i(如圖2所示)。則只需把y_i加到行號和列號都是i的導納矩陣元素Y_ii上,即Y_ii＝Y_ii+y_i。