[發明專利]一種半導體器件及其制作方法和電子裝置

有效

• 申請號: 201410325922.X
• 申請日: 2014-07-09
• 公開（公告）號: CN105448921B
• 公開（公告）日: 2019-09-03
• 發明（設計）人: 王新鵬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明公開了一種半導體器件及其制作方法和電子裝置，在半導體襯底上依次形成有第一硬掩膜層、第二硬掩膜層、犧牲層和第三硬掩膜層；執行刻蝕工藝以形成淺溝槽；在所述淺溝槽中填充隔離材料層；回刻蝕去除所述犧牲層；去除所述第二硬掩膜層；去除所述第一硬掩膜層；在露出的所述半導體襯底上形成隧穿氧化物層；在所述半導體襯底上形成浮柵材料層；執行平坦化工藝。根據本發明的制作方法提供了良好的工藝窗口用于淺溝槽隔離結構氧化物層和浮置柵極多晶硅的形成；良好地控制了浮置柵極的輪廓；浮置柵極的物理輪廓有利于提高器件耦合率。

技術領域

本發明涉及半導體制造工藝，尤其涉及一種半導體器件及其制作方法和電子裝置。

背景技術

存儲器用于存儲大量數字信息，最近的調查顯示，在世界范圍內，存儲器芯片大約占了半導體交易的30％，多年來，工藝技術的進步和市場需求催生越來越多高密度的各種類型存儲器。

隨機存儲器，例如DRAM與SRAM(靜態隨機存儲器)在使用過程中存在掉電后存儲數據丟失的問題。為了克服這個問題，人們已經設計并開發了多種非易失性存儲器。最近，基于浮柵概念的閃存，由于其具有小的單元尺寸和良好的工作性能已成為最通用的非易失性存儲器。

閃存存儲器即FLASH，其成為非易失性半導體存儲技術的主流，在各種各樣的FLASH器件中，嵌入式閃存是片上系統(SOC)的一種，在一片集成電路內同時集成邏輯電路模塊和閃存電路模塊，在智能卡、微控制器等產品中有廣泛的用途。在嵌入邏輯電路的閃存存儲器技術逐漸成熟、存儲速度不斷加快、成本逐漸下降的發展過程中，人們開始對其制作方法提出了新的要求。

嵌入式閃存存儲器面臨著平衡閃存電路模塊和邏輯電路模塊不同要求的挑戰。較高的耦合率有利于嵌入式閃存存儲器具有良好的性能，耦合率隨著ONO介電層(隧穿氧化物層)長度比例的增加而變化。在固定的傾斜關鍵尺寸的條件下，在形成淺溝槽隔離結構氧化物和浮置柵極時要求沒有空洞的形成，而關鍵尺寸和填充的縱橫比決定淺溝槽隔離結構氧化物和浮置柵極中空洞的形成。較大的有源區的鍵尺寸將引起淺溝槽隔離結構沉積時空洞的形成。通常采用自對準方法形成浮置柵極代替在有源區上形成氮化硅層，較小的有源區關鍵尺寸將引起浮置柵極填充時空洞的形成。

因此，需要一種新的制作嵌入式閃存存儲器的方法，以解決現有技術中的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明實施例一提出一種半導體器件的制作方法，包括：提供半導體襯底，在所述半導體襯底上依次形成有第一硬掩膜層、第二硬掩膜層、犧牲層和第三硬掩膜層；依次刻蝕所述第三硬掩膜層、所述犧牲層、所述第二硬掩膜層、所述第一硬掩膜層和所述半導體襯底，以形成淺溝槽；在所述淺溝槽中填充隔離材料層，通過平坦化工藝使得所述隔離材料層的表面與所述犧牲層的表面齊平；回刻蝕去除所述犧牲層，以使所述隔離材料層的頂部回刻蝕為橢圓形或者子彈頭形；去除所述第二硬掩膜層，以使所述隔離材料層的中部和底部垂直；去除所述第一硬掩膜層以露出所述半導體襯底；在露出的所述半導體襯底上形成隧穿氧化物層；在所述半導體襯底上形成浮柵材料層，所述浮柵材料層覆蓋所述隔離材料層和所述隧穿氧化物層；執行平坦化工藝，以形成浮置柵極。

示例性地，所述第一硬掩膜層的材料為氧化物，所述第二硬掩膜層的材料為氮化物，所述第二硬掩膜層的厚度為200埃至1000埃。

示例性地，所述犧牲層的材料為多晶硅，所述第三硬掩膜層的材料為氧化硅。

示例性地，所述浮置柵極的厚度為200埃至1000埃。

示例性地，還包括在去除所述第二硬掩膜層之后執行注入工藝的步驟。