[發明專利]一種硅化鎳后形成工藝

在審

• 申請號: 201410325733.2
• 申請日: 2014-07-09
• 公開（公告）號: CN105244262A
• 公開（公告）日: 2016-01-13
• 發明（設計）人: 禹國賓
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285;H01L29/45
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張欣

技術領域

本發明涉及CMOS制造工藝，更具體的，本發明涉及一種硅化鎳后形成(NiSilastformation)的方法。

背景技術

在半導體和先進封裝技術中，金屬硅化物通常可用于各種用途，例如形成柵電極、歐姆接觸、互聯線等。具體到MOS晶體管的制造工藝，金屬硅化物可用于降低MOS晶體管的柵極、源極、漏極的電阻，包括薄層電阻和接觸電阻，進而降低RC延遲時間。

硅化鎳(NiSi)是一種較為理想的金屬硅化物，利用硅化鎳形成的柵極接觸區、源極接觸區、漏極接觸區具有較小的接觸電阻和薄層電阻、較小的硅消耗、容易達到較窄的線寬。硅化鎳薄膜可通過各種技術形成，包括共沉積、化學氣相沉積(CVD)、對硅片上沉積的鎳進行熱退火，等等。

現有半導體工藝中關于硅化鎳的一項挑戰在于，硅化鎳的熱穩定性不足，這導致在工藝設計中需要考慮熱負載(thermalbudget)。具體來說，在硅化鎳成形后，后續的工藝步驟需要保持較低的溫度。因此，在半導體工藝設計中通常將硅化鎳形成步驟盡量延后，這種工藝被稱為硅化鎳后形成(NiSilastformation)工藝。

HKMG(高k介質/金屬柵)技術是另一項先進半導體制程的常用技術。高k技術能夠大幅減小柵極的漏電量，而且由于高k絕緣層的等效氧化物厚度(EOT)較薄，因此還能有效降低柵極電容。這樣晶體管的關鍵尺寸便能得到進一步的縮小，驅動能力也能得到有效的改善。

在將NiSi成形工藝和HKMG工藝相集成時存在一定的問題。由于NiSi材料的熱穩定性不佳，因此NiSi成形工藝需要在HKMG工藝之后進行。然而，在使用傳統的PVD法沉積鎳層時，發現所沉積的Ni材料的階梯覆蓋率(stepcoverage)不佳，無法在目標區域形成充分的NiSi。圖1給出了在HKMG成形工藝后使用傳統PVD法沉積Ni的工藝結果示意圖，如圖中所示，Ni材料102沒有如預期地沉積到底部接觸區域101(某些工藝實踐所得的階梯覆蓋率僅為7％)，且可觀察到較為嚴重的材料懸掛(overhang)現象(材料集聚在突起結構邊沿，而沒有到達底部)。

業界始終希望有一種適應先進CMOS制造工藝的新的硅化鎳后形成技術，其可以改善傳統后形成工藝中的Ni沉積覆蓋率不佳的問題。

發明內容

為解決上述技術問題，發明人提出一種新的硅化鎳后形成技術，其中，利用原子層沉積ALD方法將NiN(或NiO、NiS等)薄膜沉積到晶片表面，然后在H₂氛圍下退火，退火過程消除了薄膜中的N(或O、S等)，進而使Ni和觸點開口中的Si反應得到NiSi。

根據本發明的一個方面，提出一種在半導體結構中形成硅化鎳NiSi薄膜的方法，包括：在具有晶體管結構的硅基片上沉積介質層；蝕刻所述介質層，形成所述晶體管結構的源區和漏區的觸點開口，所述觸點開口暴露出所述硅基片；使用原子層沉積法ALD沉積含Ni化合物薄膜，所述含Ni化合物為Ni和V族或VI族元素的化合物；在H₂氣氛下進行退火處理，在所述觸點開口中的得到NiSi薄膜；以及選擇性移除Ni薄膜。

根據本發明的一個方面，前述方法中，所述含Ni化合物為以下中的一種：NiN、NiO、NiS。

根據本發明的一個方面，前述方法的退火處理步驟中，沉積在所述觸點開口以外區域的含Ni化合物薄膜轉化為Ni薄膜。

根據本發明的一個方面，前述方法中，所沉積的含Ni化合物薄膜的厚度為2nm－50nm。

根據本發明的一個方面，前述方法中，所述原子層沉積的Ni前驅物選自以下中的一種：NiCl₂，基于Ni的有機化合物。

根據本發明的一個方面，前述方法中，所述含Ni化合物是NiN，所述原子層沉積的N前驅物是NH₃。

根據本發明的一個方面，前述方法中，所述原子層沉積的沉積溫度是200℃－400℃。

根據本發明的一個方面，前述方法中，所述原子層沉積的沉積壓力是0.2托－5托。

根據本發明的一個方面，前述方法中，所述退火處理是低溫退火處理，退火溫度為200℃－500℃。

根據本發明的一個方面，前述方法中，所述退火處理的壓力是2托－760托。

根據本發明的一個方面，前述方法中，所述退火處理的壓力是2標準大氣壓－50標準大氣壓。

根據本發明的一個方面，前述方法中，所述退火處理是等離子體增強退火處理。