[發明專利]半導體結構的形成方法、晶體管及其形成方法

有效

• 申請號: 201410323378.5
• 申請日: 2014-07-08
• 公開（公告）號: CN105448709B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 禹國賓
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/324
• 分類號: H01L21/324;H01L21/76;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

一種半導體結構的形成方法，一種晶體管及其形成方法，所述半導體結構的形成方法包括：提供襯底；在所述襯底表面形成界面材料層；對所述界面材料層進行氮離子摻雜，在所述界面材料層的表面處形成摻雜層；對所述界面材料層進行毫秒級退火處理，所述毫秒級退火工藝適于激活固化所述氮離子，并且避免氮離子向襯底方向擴散。上述方法可以提高所述界面層與襯底之間的界面質量，以所述界面層作為晶體管的襯底與柵介質層之間的界面層，可以提高晶體管的性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法、晶體管及其形成方法。

背景技術

在半導體集成電路中，晶體管是最為基礎的器件之一，晶體管的性能對整個集成電路芯片的性能影響極大。

隨著半導體集成電路的集成度逐漸提高，晶體管的柵介質層的厚度也逐漸縮小，采用氧化硅作為柵介質層容易出現漏電等問題，所以，柵介質層的材料采用介電系數較高的高K介質材料作為柵介質層的材料，以避免晶體管在工作過程中柵介質層被擊穿。

但是由于高K介質材料與半導體襯底之間的晶格不匹配，直接在半導體襯底表面形成高K介質材料，兩者之間晶格不匹配，使得半導體襯底與柵介質層的界面質量較差，影響晶體管的性能。所以，現有技術通常在半導體襯底上形成一層氧化硅層作為界面層，然后再在所述氧化硅層表面形成高K介質材料，以提高界面質量。

隨著半導體工藝節點的進一步減小，界面層的材料也從氧化硅變為介電系數更高的氮氧化硅，以進一步提高晶體管的性能。

但是現有技術采用氮氧化硅作為界面層形成的晶體管的性能還有待進一步的提高。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法、一種晶體管及其形成方法，提高晶體管的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供襯底；在所述襯底表面形成界面材料層；對所述界面材料層進行氮離子摻雜，在所述界面材料層的表面處形成摻雜層；對所述界面材料層進行毫秒級退火處理，所述毫秒級退火工藝適于激活固化所述氮離子，并且避免氮離子向襯底方向擴散。

可選的，所述毫秒級退火處理采用的退火工藝為閃光退火、激光退火或動態表面退火工藝，所述毫秒極退火處理的溫度為1000℃～1400℃，退火時間為0.1ms～30ms。

可選的，所述毫秒級退火處理僅對界面材料層內的摻雜層進行退火處理。

可選的，還包括：在對所述界面材料層進行毫秒級退火處理后，對所述界面材料層進行氧化處理，修復所述襯底表面的缺陷。

可選的，所述氧化處理的溫度為950℃～1100℃，時間小于200s。

可選的，所述界面材料層的材料為氧化硅。

可選的，采用去耦等離子體氮化工藝進行所述氮離子摻雜。

可選的，所述氮離子的摻雜劑量為0.5E15atoms/cm²～12E15atoms/cm²。

可選的，所述摻雜層的厚度為整個界面材料層厚度的1/4～1/2。

為解決上述問題，本發明的技術方案還提供一種晶體管的形成方法，包括：提供襯底；在所述襯底表面形成界面材料層；對所述界面材料層進行氮離子摻雜，在所述界面材料層表面處形成摻雜層；對所述界面材料層進行毫秒級退火處理，形成界面層，所述毫秒級退火工藝適于激活固化所述氮離子，并且避免氮離子向襯底方向擴散；在所述界面層表面形成柵介質材料層和位于所述柵介質材料層表面的柵極材料層；圖形化所述界面層、柵介質材料層和柵極材料層，形成覆蓋部分襯底表面的柵極堆疊結構；在所述柵極堆疊結構兩側的襯底內形成源極和漏極。