[發(fā)明專利]存取快閃存儲(chǔ)器中儲(chǔ)存單元的方法以及使用該方法的裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201410322640.4
• 申請(qǐng)日: 2014-07-08
• 公開(kāi)（公告）號(hào): CN104424127A
• 公開(kāi)（公告）日: 2015-03-18
• 發(fā)明（設(shè)計(jì)）人: 楊宗杰
• 申請(qǐng)（專利權(quán)）人: 慧榮科技股份有限公司
• 主分類號(hào): G06F12/08
• 分類號(hào): G06F12/08
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 徐潔晶

技術(shù)領(lǐng)域

本發(fā)明關(guān)連于一種快閃存儲(chǔ)器裝置，特別是一種存取快閃存儲(chǔ)器中儲(chǔ)存單元的方法以及使用該方法的裝置。

背景技術(shù)

快閃存儲(chǔ)器(flash?memory)中的存儲(chǔ)單元(memory?cells)可能于多次的存取后失效。此外，亦可能于生產(chǎn)過(guò)程中，會(huì)因?yàn)榉蹓m或是光罩問(wèn)題，使得儲(chǔ)存單元中的一整列(column)的數(shù)據(jù)都無(wú)法正確存取。因此，本發(fā)明提出一種存取快閃存儲(chǔ)單元的方法以及使用該方法的裝置，用以保護(hù)快閃存儲(chǔ)器中儲(chǔ)存的數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提出一種存取快閃存儲(chǔ)器中儲(chǔ)存單元的方法，由處理單元執(zhí)行，包含下列步驟。處理單元控制多工器以耦接動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器至緩存器。處理單元以多個(gè)批次指示直接存儲(chǔ)器存取控制器將動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中儲(chǔ)存的訊息經(jīng)由多工器儲(chǔ)存至緩存器，以及指示直接存儲(chǔ)器存取控制器將動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中儲(chǔ)存的訊息輸出至磁盤(pán)陣列編碼單元。當(dāng)滿足第一指定條件后，處理單元控制多工器以耦接上述磁盤(pán)陣列編碼單元至緩存器，以及以至少一批次指示磁盤(pán)陣列編碼單元將垂直錯(cuò)誤修正碼經(jīng)由多工器輸出至緩存器。

本發(fā)明的實(shí)施例另提出一種存取快閃存儲(chǔ)器中儲(chǔ)存單元的方法，由儲(chǔ)存單元存取接口執(zhí)行，包含下列步驟。儲(chǔ)存單元存取接口以多個(gè)批次從緩存器取得指定長(zhǎng)度的訊息或垂直錯(cuò)誤修正碼，依據(jù)訊息或垂直錯(cuò)誤修正碼產(chǎn)生水平錯(cuò)誤修正碼，將訊息、關(guān)聯(lián)于訊息的水平錯(cuò)誤修正碼、垂直錯(cuò)誤修正碼、以及關(guān)聯(lián)于垂直錯(cuò)誤修正碼的水平錯(cuò)誤修正碼儲(chǔ)存至儲(chǔ)存單元。

本發(fā)明的實(shí)施例提出一種存取快閃存儲(chǔ)器中的儲(chǔ)存單元的裝置，包含多工器、緩存器、磁盤(pán)陣列編碼單元以及處理單元。磁盤(pán)陣列編碼單元用以依據(jù)原始數(shù)據(jù)產(chǎn)生垂直錯(cuò)誤修正碼。處理單元耦接至多工器以及磁盤(pán)陣列邊碼單元，控制多工器以耦接動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器至緩存器；以多個(gè)批次指示直接存儲(chǔ)器存取控制器將動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中儲(chǔ)存的訊息經(jīng)由多工器儲(chǔ)存至緩存器，以及指示直接存儲(chǔ)器存取控制器將動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中儲(chǔ)存的訊息輸出至磁盤(pán)陣列編碼單元。處理單元于滿足第一指定條件時(shí)，控制多工器以耦接磁盤(pán)陣列編碼單元至緩存器，以及以至少一個(gè)批次指示磁盤(pán)陣列編碼單元將垂直錯(cuò)誤修正碼經(jīng)由多工器輸出至緩存器。

附圖說(shuō)明

圖1是依據(jù)本發(fā)明實(shí)施例的快閃存儲(chǔ)器中的儲(chǔ)存單元示意圖。

圖2是依據(jù)本發(fā)明實(shí)施例的快閃存儲(chǔ)器的系統(tǒng)架構(gòu)示意圖。

圖3是依據(jù)本發(fā)明實(shí)施例的快閃存儲(chǔ)器的存取接口示意圖。

圖4是依據(jù)本發(fā)明實(shí)施例的邏輯數(shù)據(jù)儲(chǔ)存示意圖。

圖5A是依據(jù)本發(fā)明實(shí)施例應(yīng)用于每一區(qū)段的數(shù)據(jù)儲(chǔ)存示意圖。

圖5B是依據(jù)本發(fā)明實(shí)施例的二維錯(cuò)誤修正碼示意圖。

圖6是依據(jù)本發(fā)明實(shí)施例的用以執(zhí)行寫(xiě)入作業(yè)的系統(tǒng)方塊圖。

圖7A及圖7B是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的數(shù)據(jù)寫(xiě)入方法流程圖。

圖8是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于儲(chǔ)存單元存取接口中的數(shù)據(jù)寫(xiě)入方法流程圖。

圖9是依據(jù)本發(fā)明實(shí)施例的用以執(zhí)行讀取作業(yè)的系統(tǒng)方塊圖。

圖10是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于區(qū)段解碼單元中的數(shù)據(jù)讀取方法流程圖。

圖11是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的數(shù)據(jù)讀取方法流程圖。

圖12是依據(jù)本發(fā)明實(shí)施例的用以執(zhí)行寫(xiě)入作業(yè)的系統(tǒng)方塊圖。

圖13是依據(jù)本發(fā)明實(shí)施例的一個(gè)儲(chǔ)存單元中的三層式單元區(qū)塊的示意圖。

圖14是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的寫(xiě)入方法流程圖。

圖15是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的寫(xiě)入方法流程圖。

圖16A是依據(jù)本發(fā)明實(shí)施例的眾多單層式單元的臨界電壓分布示意圖。

圖16B是依據(jù)本發(fā)明實(shí)施例的眾多多層式單元的臨界電壓分布示意圖。

圖16C是依據(jù)本發(fā)明實(shí)施例的眾多三層式單元的臨界電壓分布示意圖。

圖17A至圖17C是顯示依據(jù)本發(fā)明實(shí)施例的經(jīng)三次寫(xiě)入操作后的一個(gè)字符線上的眾多單層式單元的臨界電壓分布示意圖。

圖18A是依據(jù)本發(fā)明實(shí)施例的使用RS(48,45)垂直錯(cuò)誤修正碼的獨(dú)立磁盤(pán)冗余陣列群組的數(shù)據(jù)擺放示意圖。

圖18B是依據(jù)本發(fā)明實(shí)施例的使用RS(96,93)垂直錯(cuò)誤修正碼的獨(dú)立磁盤(pán)冗余陣列群組的數(shù)據(jù)擺放示意圖。

圖19A至圖19B是依據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)寫(xiě)入時(shí)序圖。

圖20A至圖20D是依據(jù)本發(fā)明實(shí)施例的執(zhí)行于處理單元中的寫(xiě)入數(shù)據(jù)方法流程圖。