[發明專利]一種倍頻電路及倍頻方法

有效

• 申請號: 201410322106.3
• 申請日: 2014-07-08
• 公開（公告）號: CN104052406A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 陳康
• 申請（專利權）人: 福州大學
• 主分類號: H03B19/00
• 分類號: H03B19/00
• 代理公司: 福州元創專利商標代理有限公司 35100
• 代理人: 蔡學俊

技術領域

本發明涉及一種倍頻電路及倍頻方法。?

背景技術

目前常用的倍頻方法是鎖相環法，鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL,Phase-Locked?Loop）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。鎖相環通常由鑒相器（PD,Phase?Detector）、環路濾波器（LF,Loop?Filter）和壓控振蕩器（VCO,Voltage?Controlled?Oscillator）三部分組成，鎖相環組成的原理框圖如圖1所示。?

發明內容

本發明的目的在于提供一種倍頻電路及倍頻方法，該倍頻電路電路結構簡單，易于實現，成本低廉，可廣泛在應用各個領域。?

為實現上述目的，本發明的技術方案是：一種倍頻電路，包括一D觸發器、一與非門、一二進制計數器、一數模轉換芯片、一運放、一比較器、第一至第四電阻、一可變電阻器、第一至第二電容和一二極管；所述D觸發器的時鐘輸入端連接至一脈沖信號輸出端，所述D觸發器的S端接GND，所述D觸發器的R端經第一電阻連接至GND，所述D觸發器的正相輸出端連接至所述與非門的第一輸入端，所述D觸發器的反相輸出端分別連接至所述D觸發器的D端和所述二進制計數器的R端；所述與非門的第二輸入端與所述與非門的輸出端和所述二進制計數器的時鐘信號輸入端連接，所述與非門的輸出端作為高頻脈沖輸出端；所述二進制計數器的并行輸出端連接至所述數模轉換芯片的并行輸入端；所述數模轉換芯片的ref端接至+12V，所述數模轉換芯片的FB端經第二電阻與所述第一電容的一端、所述運放的輸出端和第三電阻的一端連接，所述數模轉換芯片的第一輸出端接GND，所述數模轉換芯片的第二輸出端與所述第一電容的另一端和所述運放的反相輸入端連接，所述運放的正相輸入端連接至GND；所述第三電阻的另一端分別連接至所述比較器的正相輸入端和第四電阻的一端連接，所述第四電阻的另一端與所述可變電阻器的變阻端和所述第二電容的一端連接，所述第二電容的另一端連接至地；所述可變電阻器的一端連接至+2.5V，所述可變電阻器的另一端連接至GND；所述比較器的的反相輸入端連接至GND，所述比較器的輸出端經所述二極管連接至所述D觸發器的R端。?

在本發明實施例中，所述D觸發器為CMOS4013。?

在本發明實施例中，所述與非門為CMOS4011。?

在本發明實施例中，所述二進制計數器為12位二進制計數器，該二進制計數器為CMOS?4040。?

在本發明實施例中，所述數模轉換芯片為AD7521。?

在本發明實施例中，所述運放為LF347。?

在本發明實施例中，所述比較器為LF347。?

本發明還提供了一種基于上述倍頻電路的倍頻方法，包括如下步驟，?

步驟S1：利用D觸發器產生與輸入脈沖同頻的脈沖，并經所述與非門的一個輸入引腳，利用信號的傳輸延遲產生高頻脈沖；

步驟S2：通過二進制計數器對步驟S1產生的高頻脈沖進行計數，并通過數模轉換芯片和運放將該計數值轉換為電壓模擬量；

步驟S3：將所述步驟S2的電壓模擬量通過比較器與倍頻設定值相比較；

步驟S4：若電壓模擬量比倍頻設定值高，則比較器輸出端輸出高電平，將D觸發器復位，使得與非門停止輸出高頻脈沖，若電壓模擬量比倍頻設定值低，則與非門繼續輸出高頻脈沖，直到達到倍頻設定值。

相較于現有技術，本發明具有以下有益效果：本發明電路結構簡單，易于實現，成本低廉，可廣泛在應用各個領域。?

附圖說明

圖1為現有鎖相環原理框圖。?

圖2是本發明的倍頻電路原理框圖。?

具體實施方式

下面結合附圖，對本發明的技術方案進行具體說明。?