[發明專利]一種半導體器件的制作方法

在審

• 申請號: 201410320183.5
• 申請日: 2014-07-04
• 公開（公告）號: CN105261558A
• 公開（公告）日: 2016-01-20
• 發明（設計）人: 李健
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 汪洋;高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制作方法。

背景技術

芯片制造流程中一般包括幾十道光刻工藝步驟，光刻工藝用于定義電路圖形，為接下來的刻蝕或離子注入提供定義好的圖形，因此光刻工藝是芯片制造流程中最為重要的環節。每一個光刻步驟又包括多個子步驟，其中比較關鍵的子步驟包括：涂光刻膠，曝光，顯影，烘烤(hardbake)。曝光步驟是利用光刻版使部分光束透過，照射到光阻上，和光阻反應，形成光酸，從而定義出初步的圖形。接下來，顯影步驟是將顯影液噴到晶圓(wafer)表面，把發生反應的光阻去除，形成最終的圖形。最后烘烤步驟是采用一定的溫度烘烤，將晶圓表面多余的顯影液，水汽揮發去除。當前業界普遍采用的光刻烘烤溫度為105℃，烘烤時間為90秒。

在生產中發現，對于高壓器件產品，離子注入的能量較大，注入硅襯底的深度較深，對應光阻的厚度較厚(為了阻擋離子不進入非注入區)，因此晶圓表面的顯影液、水汽或者光阻中的有機雜質不易去除干凈，導致在進行離子注入步驟時，在高能離子的轟擊下，晶圓表面的顯影液、水汽或者其他雜質大量溢出，真空泵來不及抽走，導致腔室內真空度變差，尤其是在離子注入剛開始時，從而影響離子注入的深度和濃度，最終影響晶圓的電學性能和良率。

因此，為了解決上述技術問題，有必要提出一種新的半導體器件的制作方法。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明提供一種半導體器件的制作方法，包括：

提供半導體襯底，在所述半導體襯底的表面涂覆光阻；

進行曝光和顯影處理，以圖案化所述光阻；

進行硬烘，其中，所述硬烘的溫度范圍為125～135℃。

進一步，所述硬烘的時間為120～180s。

進一步，所述硬烘的溫度為130℃，時間為150s。

進一步，在所述硬烘步驟后，還包括以圖案化的光阻為掩膜，進行離子注入的步驟。

進一步，所述制作方法適用于光阻厚度較厚，離子注入深度較深的產品。

進一步，所述光阻的厚度范圍為5000-36000埃。

進一步，所述離子注入的深度為0.5-1.5μm。

進一步，所述半導體器件為高壓器件。

綜上所述，根據本發明的方法，對于光阻厚度較厚，離子注入深度較深的產品，采用本發明所提供的硬烘工藝條件可以更加有效的去除隱藏在光阻側壁和底部的顯影液、水汽和有機雜質，從而在注入步驟時，避免這些物質溢出造成腔體真空度變差，進而可以改善離子注入的質量和晶圓的電學性能與良率。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1為根據本發明示例性實施例的方法依次實施步驟的工藝流程圖；

圖2A-2D為根據本發明示例性實施例的方法依次實施所獲得的器件的剖面示意圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。