[發明專利]一種無寄存器異步逐次逼近型模數轉換器

有效

• 申請號: 201410319887.0
• 申請日: 2014-07-07
• 公開（公告）號: CN104113340B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 張靚;李登全;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京銀龍知識產權代理有限公司11243
• 代理人: 許靜,黃燦

1.一種無寄存器異步逐次逼近型模數轉換器，其特征在于，包括：

數模轉換器，用于獲取一對差分輸入信號；

比較器，用于對所述一對差分輸入信號進行比較，得到一比較結果；

邏輯開關控制器，用于根據所述比較結果產生第一控制信號和用于改變所述數模轉換器的電容陣列中電容下極板電壓幅值，進而改變所述一對差分輸入信號幅值的第二控制信號，并存儲所述比較結果；

異步時鐘產生器，用于根據所述比較結果與所述第一控制信號產生驅動所述比較器工作的異步時鐘信號；

輸出器，用于接收到第一外供時鐘信號時將所述邏輯開關控制器內存儲的比較結果進行輸出。

2.如權利要求1所述的無寄存器異步逐次逼近型模數轉換器，其特征在于，其中所述比較器、邏輯開關控制器以及異步時鐘產生器構成一個閉環反饋系統，所述異步時鐘產生器根據所述比較器的輸出結果產生時鐘信號的下降沿，所述時鐘信號控制所述比較器停止工作進而驅動所述邏輯開關控制器開始工作，所述異步時鐘產生器再根據所述邏輯開關控制器的輸出結果產生所述時鐘信號的上升沿，驅動所述比較器對所述一對差分輸入信號進行比較工作。

3.如權利要求1所述的無寄存器異步逐次逼近型模數轉換器，其特征在于，所述數模轉換器由第一電容陣列、第二電容陣列、第三電容陣列、第四電容陣列以及一對采樣開關構成；

其中，所述第一電容陣列和第三電容陣列中電容的上極板均接在所述比較器的正向輸入端；所述第二電容陣列和第四電容陣列中的電容上極板均接在所述比較器的反向輸入端；所述第一電容陣列和第二電容陣列中均有一個單位電容下極板恒接地，其余電容的下極板分別連接一個由邏輯開關控制器控制的用于選擇接地或者電源電壓端的選擇開關；所述第三電容陣列和第四電容陣列中所有電容的下極板分別連接一個由邏輯開關控制器控制的用于選擇接地或者電源電壓端的選擇開關；一對所述采樣開關分別與所述比較器的正向輸入端和反向輸入端相連。

4.如權利要求3所述的無寄存器異步逐次逼近型模數轉換器，其特征在于，所述數模轉換器還包括：

一對空置電容，位于所述采樣開關與所述比較器之間，所述一對空置電容的上極板分別接在所述比較器的正向輸入端和反向輸入端，下極板恒接地。

5.如權利要求3所述的無寄存器異步逐次逼近型模數轉換器，其特征在于，所述第一電容陣列、第二電容陣列、第三電容陣列和第四電容陣列均由7個電容構成，其中，2個電容容值均為單位電容，其余5個電容容值以2為倍數遞增。

6.如權利要求5所述的無寄存器異步逐次逼近型模數轉換器，其特征在于，所述邏輯開關控制器包括第一存儲控制模塊、第二存儲控制模塊、第三存儲控制模塊、第四存儲控制模塊、第五存儲控制模塊、第六存儲控制模塊、第七存儲控制模塊和存儲模塊；

其中，所述第一存儲控制模塊的第一輸入端與第二外供時鐘信號的反向輸出端相連，第一輸出端與所述第二存儲控制模塊的第一輸入端相連；所述第二存儲控制模塊的第一輸出端與所述第三存儲控制模塊的第一輸入端相連；所述第三存儲控制模塊的第一輸出端與所述第四存儲控制模塊的第一輸入端相連；所述第四存儲控制模塊的第一輸出端與所述第五存儲控制模塊的第一輸入端相連；所述第五存儲控制模塊的第一輸出端與所述第六存儲控制模塊的第一輸入端相連；所述第六存儲控制模塊的第一輸出端與所述第七存儲控制模塊的第一輸入端相連；所述第七存儲控制模塊的第一輸出端與所述存儲模塊的第一輸入端相連。