[發(fā)明專利]計(jì)算機(jī)系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201410316919.1
• 申請日: 2014-07-04
• 公開（公告）號: CN104156229A
• 公開（公告）日: 2014-11-19
• 發(fā)明（設(shè)計(jì)）人: 趙天文;劉坤
• 申請（專利權(quán)）人: 英業(yè)達(dá)科技有限公司;英業(yè)達(dá)股份有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;H04L29/08
• 代理公司: 上海宏威知識產(chǎn)權(quán)代理有限公司 31250
• 代理人: 袁輝

1.一種計(jì)算機(jī)系統(tǒng)，適于耦接一存儲(chǔ)裝置，該存儲(chǔ)裝置存儲(chǔ)有一開機(jī)系統(tǒng)與一第二固件，該計(jì)算機(jī)系統(tǒng)包括：

一邏輯模塊，具有一第一固件；

一控制模塊，耦接該存儲(chǔ)裝置；

一管理模塊，耦接該控制模塊以及該邏輯模塊；以及

一中央處理單元，耦接于該控制模塊并運(yùn)行該開機(jī)系統(tǒng)，該中央處理單元于接收到一燒錄命令后，將該第二固件經(jīng)由該控制模塊、該管理模塊而燒錄至該邏輯模塊。

2.如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊為復(fù)雜可編程邏輯器件(complex?programmable?logic?device,CPLD)，該控制模塊為南橋芯片(Platform?Control?Head,PCH)，該管理模塊為基板管理控制器(Baseboard?Management?Controller,BMC)。

3.如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪問存儲(chǔ)器與一易失性隨機(jī)訪問存儲(chǔ)器，該第一固件存儲(chǔ)于該非易失性隨機(jī)訪問存儲(chǔ)器，在該計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲(chǔ)器中，當(dāng)該中央處理單元將該第二固件燒錄于該邏輯模塊時(shí)，該邏輯模塊將該第二固件在該非易失性隨機(jī)訪問存儲(chǔ)器中覆蓋該第一固件且該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪問存儲(chǔ)器的該第一固件。

4.如權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其特征是，在位于該非易失性隨機(jī)訪問存儲(chǔ)器的該第一固件被第二固件覆蓋后，該計(jì)算機(jī)系統(tǒng)重新運(yùn)行時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第二固件于該易失性隨機(jī)訪問存儲(chǔ)器中。

5.如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該控制模塊與該管理模塊藉由低引腳數(shù)總線(LPC?bus,Low?pin?count?bus)進(jìn)行訊號傳輸。

6.如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該管理模塊以通用目的輸入輸出訊號(General?Purpose?Input?Output,GPIO)仿真該邏輯模塊的聯(lián)合測試工作組訊號(JTAG,Joint?Test?Action?Group)，該控制模塊通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。

7.如權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊仿真該管理模塊的集成電路總線端口，使得該控制模塊通過該管理模塊來實(shí)現(xiàn)對該邏輯模塊的讀寫操作。

8.如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，該計(jì)算機(jī)系統(tǒng)另包含一顯示器，耦接于該控制模塊并用于顯示該計(jì)算機(jī)系統(tǒng)的工作狀態(tài)。

9.一種計(jì)算機(jī)系統(tǒng)，適于耦接一遠(yuǎn)程裝置，該遠(yuǎn)程裝置存儲(chǔ)有一第二固件，該計(jì)算機(jī)系統(tǒng)包括：

一邏輯模塊，具有一第一固件；

一管理模塊，耦接該邏輯模塊；以及

一遠(yuǎn)程連接模塊，耦接該遠(yuǎn)程裝置與該管理模塊，該遠(yuǎn)程裝置于接收到一燒錄命令后，將該第二固件經(jīng)由該遠(yuǎn)程連接模塊及該管理模塊而燒錄至該邏輯模塊。

10.如權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊為復(fù)雜可編程邏輯器件(complex?programmable?logic?device,CPLD)，該管理模塊為基板管理控制器(Baseboard?Management?Controller,BMC)，該遠(yuǎn)程連接模塊包括一RJ45網(wǎng)絡(luò)接頭與一物理層芯片(PHY)。

11.如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪問存儲(chǔ)器與一易失性隨機(jī)訪問存儲(chǔ)器，該第一固件存儲(chǔ)于該非易失性隨機(jī)訪問存儲(chǔ)器，在該計(jì)算機(jī)系統(tǒng)處于非運(yùn)行狀態(tài)時(shí)，該遠(yuǎn)程裝置于接收到該燒錄命令后，該遠(yuǎn)程裝置經(jīng)由該遠(yuǎn)程連接模塊及該管理模塊而令該邏輯模塊將該第二固件覆蓋位于該非易失性隨機(jī)訪問存儲(chǔ)器的該第一固件。

12.如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其特征是，該邏輯模塊包括一非易失性隨機(jī)訪問存儲(chǔ)器與一易失性隨機(jī)訪問存儲(chǔ)器，該第一固件存儲(chǔ)于該非易失性隨機(jī)訪問存儲(chǔ)器，在該計(jì)算機(jī)系統(tǒng)處于運(yùn)行狀態(tài)時(shí)，該計(jì)算機(jī)系統(tǒng)運(yùn)行該第一固件于該易失性隨機(jī)訪問存儲(chǔ)器中，當(dāng)該遠(yuǎn)程裝置經(jīng)由該遠(yuǎn)程連接模塊及該管理模塊而令該邏輯模塊將該第二固件覆蓋位于該非易失性隨機(jī)訪問存儲(chǔ)器的該第一固件時(shí)，該計(jì)算機(jī)系統(tǒng)仍運(yùn)行位在該易失性隨機(jī)訪問存儲(chǔ)器的該第一固件。