[發明專利]射頻LDMOS器件及其制造方法

有效

• 申請號: 201410315116.4
• 申請日: 2014-07-03
• 公開（公告）號: CN104538441B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 李娟娟;錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 郭四華

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種射頻(RF)橫向場效應晶體管(LDMOS)器件；本發明還涉及一種射頻LDMOS器件的制造方法。

背景技術

隨著3G時代的到來，通訊領域越來越多的要求更大功率的RF器件的開發。射頻橫向雙擴散場效應晶體管，由于其具有非常高的輸出功率，早在上世紀90年代就已經被廣泛應用于手提式無線基站功率放大中，其應用頻率為900MHz～3.8GHz。RFLDMOS與傳統的硅基雙極晶體管相比，具有更好的線性度，更高的功率和增益。如今，RFLDMOS比雙極管，以及GaAs器件更受歡迎。

如圖1所示，是現有射頻LDMOS器件的結構示意圖，以N型器件為例，現有射頻LDMOS器件包括：P型重摻雜即P+摻雜的硅襯底1³；P型輕摻雜的硅外延層2；P型阱區的溝道區3；N型輕摻雜的漂移區(LDD)4，形成于硅外延層2中；柵介質層5和多晶硅柵6；N型重摻雜即N+摻雜的源區7a、漏區7b；P+摻雜的襯底引出區8；深接觸孔9，由填充于深槽中的金屬或重摻雜的多晶硅組成即所述深接觸孔9為金屬塞或多晶硅塞，深槽穿過襯底引出區8、溝道區3和硅外延層3并進入到硅襯底1中，深接觸孔9將襯底引出區8、溝道區3和硅外延層3和硅襯底1電連接。屏蔽介質層10和法拉第屏蔽層11，覆蓋在多晶硅柵6的漏端的側面和頂面上。現有結構中，在漏端的輕摻雜的漂移區4能使器件具有較大的擊穿電壓(BV)，同時由于其漂移區濃度較淡，使其具有較大的導通電阻(Rdson)。法拉第屏蔽層的作用是降低反饋的柵漏電容(Cgd)，同時由于其在應用中處于零電位，可以起到場版的作用，降低表面電場，從而增大器件的擊穿電壓，并且能夠起到抑制熱載流子注入的作用。

一般情況下，為了滿足器件在更高頻率下面工作，要求更低的輸出電容Coss，對射頻LDMOS器件的RDSON和Coss的要求都更高。要RDSON保持較低時，需要盡可能提高漂移區4的摻雜濃度，但這可能會造成漏區7b端加高壓時漂移區4不能全耗盡而引起擊穿電壓下降。另外制約Coss下降的主要因素是漂移區4到硅襯底1的結電容，如漂移區4濃度提高，也會增加該結電容，同樣不利于Coss的下降。因此，RDSON和Coss兩項參數相互制約，現有器件結構不能通過增加漂移區的濃度來使兩者同時都降低，所以現有射頻LDMOS的器件特性難以達到優異性能。

發明內容

本發明所要解決的技術問題是提供一種射頻LDMOS器件，能降低器件的源漏導通電阻、提高器件的飽和電流、能提高器件的魯棒性(Ruggedness)，還能同時降低器件低電位時的輸出電容。為此，本發明還提供一種射頻LDMOS器件的制造方法。

為解決上述技術問題，本發明提供的射頻LDMOS器件包括：

第一導電類型重摻雜的硅襯底。

第一導電類型摻雜的硅外延層，該硅外延層形成于所述硅襯底表面上。

多晶硅柵，所述多晶硅柵和所述硅外延層間隔離有柵介質層，所述多晶硅柵由形成于所述硅外延層上方的多晶硅經過光刻刻蝕后形成。

溝道區，由在所述硅外延層中進行離子注入并推阱形成的第一導電類型阱區組成，所述溝道區的離子注入區和所述多晶硅柵的第一側邊緣自對準，所述溝道區推阱后延伸到所述多晶硅柵的底部，被所述多晶硅柵覆蓋的所述溝道區表面用于形成溝道。

漂移區，由第二導電類型摻雜的離子注入區一和第二導電類型摻雜的離子注入區二組成；所述離子注入區一的第一側邊緣和所述多晶硅柵的第二側邊緣自對準，所述離子注入區一的第二側邊緣向漏區方向延伸；所述離子注入區二的區域位置由光刻定義，所述離子注入區二的第一側邊緣和所述多晶硅柵的第二側邊緣相隔一段距離，所述離子注入區二的第二側邊緣向所述漏區方向延伸；所述離子注入區二的深度大于等于所述離子注入區一的深度、所述離子注入區二的注入劑量小于等于所述離子注入區一的注入劑量。