[發明專利]基于行地址處理器的圖形處理系統

在審

• 申請號: 201410313814.0
• 申請日: 2014-07-03
• 公開（公告）號: CN104102593A
• 公開（公告）日: 2014-10-15
• 發明（設計）人: 劉霖;邱會中
• 申請（專利權）人: 寧波摩米創新工場電子科技有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

?

技術領域

本發明屬于圖像處理技術領域，具體是指基于行地址處理器的圖形處理系統。

背景技術

目前，以掃描儀為代表的圖像識別產品層出不窮，其極大的豐富了人們的生活。但是，目前這些圖像識別產品的圖像識別能力具有一定的局限性，即其圖像識別速度和精度仍然不高，加之在識別過程中會出現圖像或紙張與掃描傳感器不嚴密貼合的情況，因此會導致出現失真區域，不能真實的反映出實際效果。

發明內容

本發明的目的在于克服目前圖像識別系統所存在的識別速度和精度不高，以及會出現失真區域的缺陷，提供基于行地址處理器的圖形處理系統。

本發明的目的通過下述技術方案實現：基于行地址處理器的圖形處理系統，主要由處理單元，以及與該處理單元相連接的圖像傳感器組成，同時，還設有與處理單元相連接的行地址處理器，該行地址處理器由微處理器MCU，與該微處理器MCU的P10管腳相連接的行地址寄存器陣列，串接在微處理器MCU的VDD管腳與GND管腳之間的電池BT，與電池BT相并聯的電容C12，以及基極經電阻R13后與微處理器MCU的P33管腳相連接、集電極經電感L后與電池BT的正極相連接、而發射極接地的三極管Q2組成。

所述的處理單元由驅動電路，以及與驅動電路相連接的處理電路構成；所述驅動電路由高速驅動芯片K，三極管Q1，一端與高速驅動芯片K的FX管腳相連接、另一端與三極管Q1的基極相連接的電阻R10，一端與高速驅動芯片K的F1管腳相連接、另一端經電容C10后與高速驅動芯片K的FC管腳相連接的電阻R11，以及一端與三極管Q1的發射極相連接、另一端經極性電容C11后與高速驅動芯片K的BE管腳相連接的電阻R12組成；所述三極管Q1的集電極接地，且所述圖像傳感器直接與高速驅動芯片K的F2管腳相連接，而高速驅動芯片K的BN端則與微處理器MCU的BM端相連接。

所述的處理電路由驅動芯片U，P極與驅動芯片U的SW管腳相連接、N極經極性電容C1后接地的二極管D1，一端與二極管D1的N極相連接、另一端經電阻R2后接地的電阻R1，一端與驅動芯片U的COMP管腳相連接、另一端接地的電容C2，一端與驅動芯片U的COMP管腳相連接、另一端經電容C3后接地的電阻R3，一端與驅動芯片U的VIN管腳相連接、另一端接地的電容C5和極性電容C6，一端與驅動芯片U的VIN管腳相連接、另一端經電阻R5后接地的電阻R4，與電阻R5相并聯的電容C7，以及一端與驅動芯片U的SS管腳相連接、另一端接地的電容C4組成；所述電阻R1和電阻R2的連接點還與驅動芯片U的FB管腳相連接；所述驅動芯片U的MIN管腳與高速驅動芯片K的M1管腳相連接，驅動芯片U的MOUT管腳與高速驅動芯片K的M2管腳相連接。

為確保使用效果，所述的驅動芯片U為LT1942型集成芯片，所述高速驅動芯片K為EMD2050型集成芯片，而所述的行地址寄存器陣列則為由數量為一個以上的地址寄存器順序排列而成的陣列。

本發明與現有技術相比，具有如下優點和有益效果：

（1）本發明的整體結構非常簡單，其處理速度較快，處理1028*1028像素的圖片僅需0.5s，為傳統處理速度的10倍以上。

（2）本發明集成了LT1941型集成芯片、EMD2050高速集成芯片，因此能極大的提高單位時間的圖像幀處理效率，從而提高識別效率。

（3）本發明開創性的采用了行地址處理器來作為數據處理的核心，能逐行對圖像進行行地址掃描和排列，從而極大的提供掃描精度。

附圖說明

圖1為本發明的整體結構示意圖。

具體實施方式

下面結合實施例及附圖，對本發明作進一步地詳細說明，但本發明的實施方式不限于此。

如圖1所示，本實施例的基于行地址處理器的圖形處理系統，主要由處理單元，與該處理單元相連接的圖像傳感器，以及與處理單元相連接的行地址處理器組成。其中，行地址處理器為本發明的核心點，其由微處理器MCU，與該微處理器MCU的P10管腳相連接的行地址寄存器陣列，串接在微處理器MCU的VDD管腳與GND管腳之間的電池BT，與電池BT相并聯的電容C12，以及基極經電阻R13后與微處理器MCU的P33管腳相連接、集電極經電感L后與電池BT的正極相連接、而發射極接地的三極管Q2組成。