[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201410311783.5
• 申請日: 2014-07-02
• 公開（公告）號: CN105336614B
• 公開（公告）日: 2019-03-26
• 發(fā)明（設(shè)計）人: 肖德元
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/02;H01L29/78;H01L29/06
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務(wù)所 11038
• 代理人: 劉劍波

本發(fā)明公開了一種半導(dǎo)體器件及其制造方法。其中在制造半導(dǎo)體器件的方法中，提供襯底，其中在襯底中包括腔體陣列，所述腔體的每個側(cè)面方向分別與晶體的一個側(cè)向晶面方向一致；在襯底表面上形成緩沖層，其中緩沖層的材料填充所述腔體；在緩沖層的表面上形成鰭片式溝道層。由于獨立生長的晶體都產(chǎn)生了側(cè)向晶面，從而位錯缺陷密度顯著降低，可以極大地提高器件的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)

隨著基于硅的半導(dǎo)體設(shè)備尺寸的減小，難以在提高性能的同時降低能耗。通過將高性能材料與硅結(jié)合，例如可提供較高載流子遷移率和較高驅(qū)動電流的III-V族晶體管溝道，這些混合的半導(dǎo)體能夠進一步減小尺寸。

目前已在將諸如銦鎵砷化物(InGaAs)的III-V族材料與傳統(tǒng)的硅襯底進行結(jié)合的混合半導(dǎo)體上進行實驗，但受到了各材料間原子晶格不匹配的挑戰(zhàn)。

已經(jīng)知道的是，由于在外延生長層和硅襯底之間，晶格常數(shù)有巨大的差異，高密度的TD(Threading Dislocation，線位錯)在硅襯底上外延生長的III-V族膜中是固有的。因此，如何進一步減小位錯密度，是在硅襯底上制造III-V族晶體管的一個重要問題。

發(fā)明概述

本發(fā)明的發(fā)明人發(fā)現(xiàn)上述現(xiàn)有技術(shù)中存在問題，并因此針對上述問題提出了新的技術(shù)方案以至少部分減輕或解決至少部分上述問題。

根據(jù)本發(fā)明的一個方面，提供一種制造半導(dǎo)體器件的方法，包括：

提供襯底，其中在襯底中包括腔體陣列，所述腔體的每個側(cè)面方向分別與晶體的一個側(cè)向晶面方向一致；

在襯底表面上形成緩沖層，其中緩沖層的材料填充所述腔體；

在緩沖層的表面上形成鰭片式溝道層。

在一個實施例中，上述方法還包括：形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括至少在所述鰭片式溝道層的一部分上的柵極絕緣層、在柵極絕緣層上的柵極、以及用于所述柵極的間隔物。

在一個實施例中，以柵極結(jié)構(gòu)為掩模對鰭片式溝道層進行離子注入，以形成源漏生長區(qū)。

在一個實施例中，提供襯底的步驟包括：

對襯底進行圖案化，以在襯底中形成空腔陣列；

對所述空腔進行具有晶向選擇性的濕法蝕刻，以便形成所述腔體。

在一個實施例中，在緩沖層的表面上形成鰭片式溝道層的步驟包括：

在緩沖層的表面上形成溝道材料層；

對溝道材料層進行圖案化，以形成所述鰭片式溝道層。

在一個實施例中，所述襯底的材料為硅。

在一個實施例中，緩沖層的材料為InP。

在一個實施例中，鰭片式溝道層的材料為InGaAs。

在一個實施例中，鰭片式溝道層的材料為P-InGaAs。

在一個實施例中，源漏生長區(qū)的材料為N⁺-InGaAs。

在一個實施例中，緩沖層的厚度范圍為10-500nm；

鰭片式溝道層的厚度范圍為10-500nm。

根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體器件，包括：

襯底，其中在襯底中包括腔體陣列，所述腔體的每個側(cè)面方向分別與晶體的一個側(cè)向晶面方向一致；

在襯底表面上的緩沖層，其中緩沖層的材料填充所述腔體；