[發(fā)明專利]TFT陣列基板、顯示面板及顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201410309116.3
• 申請(qǐng)日: 2014-06-30
• 公開（公告）號(hào): CN104077995B
• 公開（公告）日: 2017-01-04
• 發(fā)明（設(shè)計(jì)）人: 溫琳;李磊;萬芬
• 申請(qǐng)（專利權(quán)）人: 上海天馬微電子有限公司;天馬微電子股份有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G11C19/28
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 孟金喆

技術(shù)領(lǐng)域

本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種TFT陣列基板、顯示面板及顯示裝置。

背景技術(shù)

顯示裝置越來越流行。實(shí)際使用中，存在顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換不方便的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種TFT陣列基板、顯示面板和顯示裝置。

在第一方面，本發(fā)明實(shí)施例提供了一種TFT陣列基板，包括多條柵極線、第一柵極驅(qū)動(dòng)電路、第二柵極驅(qū)動(dòng)電路和第一起始信號(hào)線，

所述第一柵極驅(qū)動(dòng)電路包括：m級(jí)第一重復(fù)單元，每級(jí)所述第一重復(fù)單元包括第一移位寄存器，所述第一移位寄存器包括第一輸入端和連接于相應(yīng)柵極線的第一輸出端；

所述第二柵極驅(qū)動(dòng)電路包括：n級(jí)第二重復(fù)單元，每級(jí)所述第二重復(fù)單元包括第二移位寄存器，所述第二移位寄存器包括第二輸入端和連接于相應(yīng)柵極線的第二輸出端；

所述TFT陣列基板還包括第一起始晶體管、第二起始晶體管，其中，

所述第一起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第1級(jí)第一重復(fù)單元的第一移位寄存器的第一輸入端，柵極電連接于第一控制線；第2-第m級(jí)第一重復(fù)單元中，第i級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸入端電連接于所述第i-1級(jí)第一重復(fù)單元中的所述第一移位寄存器的第一輸出端；

所述第二起始晶體管的漏極電連接于所述第一起始信號(hào)線，源極電連接于所述第1級(jí)第二重復(fù)單元的第二移位寄存器的第二輸入端，柵極電連接于第二控制線；第2-第n級(jí)第二重復(fù)單元中，第i級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸入端電連接于所述第i-1級(jí)第二重復(fù)單元中的所述第二移位寄存器的第二輸出端，

一幀包括第一時(shí)間段和第二時(shí)間段，其中，

2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；

3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通；其中，m，n，i均為正整數(shù)，且所述i為：大于等于2且小于等于m和/或n。

在第二方面，本發(fā)明實(shí)施例提供了一種顯示面板，包括如上所述的TFT陣列基板。

在第三方面，本發(fā)明實(shí)施例提供了一種顯示裝置，包括如上所述的TFT陣列基板。

本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置至少能達(dá)到以下的效果之一：

本發(fā)明實(shí)施例提供的TFT陣列基板、顯示面板及顯示裝置，在2D顯示時(shí)，第一時(shí)間段和第二時(shí)間段中，所述第一控制線均控制所述第一起始晶體管導(dǎo)通，所述第二控制線均控制所述第二起始晶體管導(dǎo)通；在3D顯示時(shí)，第一時(shí)間段，所述第一控制線控制所述第一起始晶體管導(dǎo)通，所述第二控制線控制所述第二起始晶體管斷開；第二時(shí)間段，所述第一控制線控制所述第一起始晶體管斷開，所述第二控制線控制所述第二起始晶體管導(dǎo)通，如此，使得顯示裝置的2D顯示效果與3D顯示效果的互相轉(zhuǎn)換方便快捷。

附圖說明

此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。在附圖中：

圖1a示出的是本發(fā)明實(shí)施例中一種TFT陣列基板的簡(jiǎn)略示意圖；

圖1b示出是本發(fā)明實(shí)施例中另一種TFT陣列基板的結(jié)構(gòu)示意圖；

圖1c示出是本發(fā)明實(shí)施例中分別在3D和2D顯示下，第一控制信號(hào)和第二控制信號(hào)、第一開關(guān)信號(hào)、第二開關(guān)信號(hào)的波形圖。

圖2示出的是本發(fā)明實(shí)施例一中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖3示出的是本發(fā)明實(shí)施例二中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖4示出的是本發(fā)明實(shí)施例三中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖5示出的是本發(fā)明實(shí)施例四中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖6示出的是本發(fā)明實(shí)施例五中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖7示出的是本發(fā)明實(shí)施例六中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖8示出的是本發(fā)明實(shí)施例七中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖9示出的是本發(fā)明實(shí)施例八中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖10示出的是本發(fā)明實(shí)施例九中的TFT陣列基板的結(jié)構(gòu)示意圖；

圖11示出的是本發(fā)明實(shí)施例九中的TFT陣列基板的局部結(jié)構(gòu)示意圖；