[發(fā)明專利]一種陣列基板、顯示裝置及陣列基板的制造方法

有效

• 申請?zhí)枺?/td>: 201410308893.6
• 申請日: 2014-06-30
• 公開（公告）號: CN104064567B
• 公開（公告）日: 2017-10-10
• 發(fā)明（設(shè)計）人: 謝正芳;王磊;沈新樂;孔祥建
• 申請（專利權(quán)）人: 上海天馬微電子有限公司;天馬微電子股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;G02F1/1362;G02F1/1368
• 代理公司: 北京品源專利代理有限公司11332
• 代理人: 孟金喆

技術(shù)領(lǐng)域

本發(fā)明涉及平板顯示技術(shù)，特別涉及一種陣列基板、顯示裝置及陣列基板的制造方法。

背景技術(shù)

平板顯示裝置具有輕薄、功耗低和低輻射等優(yōu)點，被廣泛應(yīng)用于各種領(lǐng)域。隨著科技的快速發(fā)展，人們對于平板顯示裝置的品質(zhì)要求越來越高，寬視角、超薄化、窄邊框逐漸成為選擇平板顯示裝置的重要因素。

COG封裝(chip on glass)，即將驅(qū)動芯片直接綁定在玻璃上的一種封裝技術(shù)，這種方式可以大大減小整個平板顯示裝置的體積，并且減少了印刷電路板上的走線和層數(shù)，削減了電路板的尺寸和復(fù)雜性，整體降低了成本。

圖1為現(xiàn)有技術(shù)中陣列基板邊框區(qū)域COG封裝的結(jié)構(gòu)圖，如圖1所示，陣列基板邊框區(qū)域包括用于綁定IC(Integrated Circuit，集成電路)芯片的區(qū)域，在該區(qū)域包括IC芯片放置區(qū)2，設(shè)置在IC芯片放置區(qū)一側(cè)的輸入端子區(qū)1，輸入端子區(qū)3設(shè)置有多個輸入端子31，設(shè)置在IC芯片放置區(qū)另一側(cè)的輸出端子區(qū)3，輸出端子區(qū)1設(shè)置有多個輸出端子11。當(dāng)綁定IC芯片(圖中未示出)時，IC芯片輸入引腳與輸入端子31一一對應(yīng)電連接，IC芯片輸出引腳與輸出端子11一一對應(yīng)電連接，以實現(xiàn)信號的傳輸。

通常，對IC芯片選擇的判定標(biāo)準(zhǔn)為：IC芯片輸入引腳與輸出引腳之間的距離D大于等于陣列基板輸入端子區(qū)與輸出端子區(qū)之間的距離D'。為了實現(xiàn)窄邊框和降低成本，IC芯片的發(fā)展趨勢為尺寸越來越小。但是，在陣列基板設(shè)計結(jié)構(gòu)不變的前提下，如果IC芯片過小，當(dāng)IC芯片綁定時，先使得IC芯片的輸出引腳與輸出端子相配合，這時，IC芯片的輸入引腳會進(jìn)入到IC芯片放置區(qū)的走線區(qū)，IC芯片端子引腳與陣列基板上的輸入端子接觸面積就會變小，造成IC芯片與陣列基板端子的接觸不良，同時，IC內(nèi)部走線短路的風(fēng)險也會增加。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種陣列基板，包括IC壓接區(qū)，所述IC壓接區(qū)包括IC區(qū)，以及設(shè)置在IC區(qū)一側(cè)且靠近所述陣列基板邊緣的端子區(qū)，所述端子區(qū)設(shè)置有多個傳輸端子，所述IC區(qū)包括依次層疊設(shè)置的導(dǎo)線層、第一絕緣層、隔離層和第二絕緣層，所述傳輸端子包括設(shè)置于所述第二絕緣層上且從所述端子區(qū)延伸至所述IC區(qū)的第一導(dǎo)電層，其中，所述隔離層設(shè)置在所述IC區(qū)且至少與延伸至所述IC區(qū)的所述第一導(dǎo)電層相交疊。

本發(fā)明還提供一種顯示裝置，包括上述陣列基板，對向基板，與所述陣列基板相對設(shè)置。

本發(fā)明還提供一種制造上述陣列基板的制造方法，包括：提供基板，所述基板包括IC壓接區(qū)，所述IC壓接區(qū)包括IC區(qū)，以及設(shè)置在IC區(qū)一側(cè)且靠近所述陣列基板邊緣的端子區(qū)；在所述基板的IC區(qū)形成導(dǎo)線層；在所述導(dǎo)線層上覆蓋第一絕緣層；在所述IC區(qū)的所述第一絕緣層上形成隔離層；在所述隔離層和所述第一絕緣層上覆蓋第二絕緣層；在所述第二絕緣層上形成傳輸端子的第一導(dǎo)電層，所述第一導(dǎo)電層從所述端子區(qū)延伸至所述IC區(qū)；其中，所述隔離層設(shè)置在所述IC區(qū)且至少與延伸至所述IC區(qū)的所述第一導(dǎo)電層相交疊。

由于將傳輸端子的第一導(dǎo)電層從端子區(qū)延伸至IC區(qū)，當(dāng)選用的IC芯片較小時，使得IC芯片一側(cè)的輸出引腳與輸出端子相配合，IC芯片另一側(cè)的輸入引腳也可以與延伸至IC區(qū)的第一導(dǎo)電層保證足夠的交疊面積，進(jìn)而降低IC芯片與陣列基板端子的接觸不良。同時，由于在IC區(qū)的第一導(dǎo)電層與導(dǎo)線層之間設(shè)置隔離層，增加了兩者之間的厚度，在IC芯片壓接時，避免了第一導(dǎo)電層與導(dǎo)線層之間的短路風(fēng)險。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是現(xiàn)有技術(shù)陣列基板IC壓接區(qū)的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施例提供的一種陣列基板IC壓接區(qū)的結(jié)構(gòu)示意圖；

圖3是圖2沿A-A’截面的一種IC壓接區(qū)的剖面結(jié)構(gòu)圖；

圖4是本發(fā)明實施例提供的一種陣列基板IC壓接區(qū)的綁定示意圖；

圖5是本發(fā)明實施例提供的另一種陣列基板IC壓接區(qū)的結(jié)構(gòu)示意圖；

圖6是本發(fā)明圖5實施例中的陣列基板IC壓接區(qū)在位置a的局部放大圖；

圖7是圖6沿B-B’截面的一種IC壓接區(qū)的剖面結(jié)構(gòu)圖；

圖8是圖6沿B-B’截面的另一種IC壓接區(qū)的剖面結(jié)構(gòu)圖；

圖9是圖6沿B-B’截面的另一種IC壓接區(qū)的剖面結(jié)構(gòu)圖；