[發明專利]移位暫存器電路

有效

• 申請號: 201410305459.2
• 申請日: 2014-06-30
• 公開（公告）號: CN104103322B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 洪凱尉;詹秉燏;陳勇志;劉立偉
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 梁揮,祁建國

技術領域

本發明是有關于一種移位暫存器電路，尤其是有關于一種具有較佳充放電能力的移位暫存器。

背景技術

現有的移位暫存器依據其內部的一控制信號來決定是否輸出一柵極驅動信號，且在移位暫存器不需要輸出柵極驅動信號的時段中，將輸出柵極驅動信號以及控制信號穩定在低電位，以避免移位暫存器在錯誤的時間輸出柵極驅動信號驅動錯誤的柵極線。因此，如何在移位暫存器不需要輸出柵極驅動信號的時段中，正確且快速的將輸出柵極驅動信號以及控制信號穩定在低電位，變成為重要的課題。

發明內容

為了在移位暫存器不需要輸出柵極驅動信號的時段中，正確且快速的將輸出柵極驅動信號以及控制信號穩定在低電位，本發明所提供的移位暫存器電路實施例包括第一晶體管，具有第一端、第二端與控制端，第一端用以接收第n級時脈信號，而第二端用以作為移位暫存器電路的輸出端，并輸出第n級柵極脈沖；電容，其一端電性耦接第一晶體管的控制端；上拉控制電路，用以接收并傳送第n-2級柵極脈沖至第一晶體管的控制端；第一下拉電路，用以依據第n+2級柵極脈沖而決定是否將移位暫存器電路的輸出端的電平下拉至預設低電位，以及決定是否將第一晶體管的控制端電性耦接至輸出端；第二下拉電路，用以依據一下拉控制信號的狀態而決定是否將第一晶體管的控制端電性耦接至輸出端，以及決定是否將電容的另一端的電平與輸出端的電平皆下拉至預設低電位；下拉控制電路，用以提供下拉控制信號，并依據第一晶體管控制端的電平來決定下拉控制信號的狀態；以及，補償電路，用以產生一補償脈沖，并用以依據控制端的電平來決定是否輸出補償脈沖至電容的另一端，其中第n級時脈信號的其中一脈沖的致能期間于補償脈沖的致能期間內，且補償脈沖的致能期間長于脈沖的致能期間。

在本發明的較佳實施例中，上述的補償電路更包括第二晶體管，具有第一端、第二端與控制端，第二晶體管的控制端用以接收第n+1級時脈信號，第二晶體管的第一端用以接收預設高電位；第三晶體管，具有第一端、第二端與控制端，第三晶體管的控制端用以接收第n-1級時脈信號，第三晶體管的第一端與第二晶體管的第一端電性耦接，第三晶體管的第二端與第二晶體管的第二端電性耦接，第三晶體管的第二端并用以輸出上述的補償脈沖；第四晶體管，具有第一端、第二端與控制端，第四晶體管的控制端用以接收第n+2級時脈信號，第四晶體管的第一端并與第二晶體管的第二端電性耦接；第五晶體管，具有第一端、第二端與控制端，第五晶體管的控制端用以接收第n-2級時脈信號，第五晶體管的第一端與第二晶體管的第二端電性耦接，第五晶體管的第二端與第四晶體管的第二端及預設低電位電性耦接；以及，第六晶體管，具有第一端、第二端與控制端，第六晶體管的控制端與第一晶體管的控制端電性耦接，第六晶體管的第一端與第二晶體管的第二端電性耦接，第六晶體管的第二端與電容的另一端電性耦接。

根據以上所述，本發明因具有補償電路，可輸出補償脈沖至電容的另一端，也就是第一晶體管的控制端，又第n級時脈信號的其中一脈沖的致能期間于補償脈沖的致能期間內，且補償脈沖的致能期間長于脈沖的致能期間，第一晶體管的控制端的補償期間會因補償脈沖而長于現有的補償時間，第一晶體管的控制端的電平也因此高于現有的電平。因此當移位暫存器電路的輸出端以及第一晶體管的控制端欲同時穩定于預設低電位時，第一晶體管的控制端因具有較高的電平，第一晶體管不會因控制端與輸出端同時下拉而造成跨壓不足，因而導致第一晶體管充放電能力低落的情況，因此，根據上述的內容，本發明所提出的移位暫存器電路實施例可快速且正確的將輸出端穩定于預設低電位，避免錯誤的柵極線開啟而導致顯示數據錯充的情況發生。

附圖說明

圖1為本發明的實施例示意圖；

圖2為本發明的時序實施例示意圖；

圖3為本發明的實驗數據示意圖一；

圖4為本發明的實驗數據示意圖二。

其中，附圖標記：

T1,T11,T21,T22,T31,T32,T33,T34,T41,T42,T43,T51,T52,T53,T54,T55 晶體管

C1 電容

VGH 預設高電位

VGL 預設低電位

Q(n)控制信號

P(n)下拉控制信號

G(n-2)第n-2級柵極脈沖

G(n)第n級柵極脈沖

G(n+2)第n+2級柵極脈沖

H_1 補償脈沖

HC(n)第n級時脈信號