[發明專利]分層襯底上有嵌入載盤的集成電路封裝系統及其制造方法

有效

• 申請號: 201410301863.2
• 申請日: 2014-06-27
• 公開（公告）號: CN104253092B
• 公開（公告）日: 2019-02-12
• 發明（設計）人: 姜旻庚;盧泳達;田東柱;樸敬熙
• 申請（專利權）人: 新科金朋有限公司
• 主分類號: H01L21/98
• 分類號: H01L21/98;H01L23/498
• 代理公司: 北京嘉和天工知識產權代理事務所(普通合伙) 11269
• 代理人: 嚴慎;支媛

集成電路封裝系統和制造集成電路封裝系統的方法，所述系統包括：具有嵌入載盤的介電芯；在所述介電芯上的頂部阻焊層，嵌入載盤的載盤頂表面在所述頂部阻焊層下面；附接到所述嵌入載盤的器件互連件；以及具有互連柱的集成電路器件，附接到所述器件互連件的所述互連柱用于將所述集成電路器件安裝到所述介電芯。

技術領域

本發明一般地涉及集成電路封裝系統，并且更具體地，涉及在分層襯底上具有嵌入載盤(embedded pad)的系統。

背景技術

增加的部件小型化、集成電路(“IC”)更大的封裝密度、更高的性能以及更低的成本是計算機行業當今的目標。半導體封裝結構繼續朝向小型化進展，以增加封裝在其中的部件的密度而減少由此制成的產品的尺寸。這響應于對信息和通信產品不斷減少尺寸、厚度和成本同時具有不斷增加的性能的持續增長的需求。

這些對小型化的不斷增長的需求例如在便攜式信息和通信裝置(例如蜂窩電話、免提蜂窩電話耳機、個人數字助理(PDA)、攝錄像機、筆記本型計算機等)中是特別值得注意的。所有這些裝置繼續被制得更小且更薄來提高其便攜性。因此，被并入這些裝置的IC封裝被要求制得更小且更薄，這導致與在板和其他電路上布置器件相關的問題。容置和保護IC的封裝配置要求它們被制得更小、更薄并且也更堅固。

因此，仍存在對在分層襯底上具有嵌入載盤的集成電路封裝系統及其制造方法的需求，所述集成電路封裝系統及其制造方法提供低成本制造、提高的產率、集成電路封裝尺寸的減少以及靈活的堆疊和集成配置。鑒于對節約成本和提高效率的不斷增長的需求，尋求這些問題的解答是越來越重要的。

長久以來一直在尋求對于這些問題的解決方案，但是之前的發展尚未教導或建議任何解決方案，因此，對于這些問題的解決方案長久以來一直困惑本領域的技術人員。

發明內容

本發明提供制造集成電路封裝系統的制造方法，所述方法包括：形成具有嵌入載盤的介電芯；在介電芯上形成頂部阻焊層，所述嵌入載盤的載盤頂表面在所述頂部阻焊層下面；在所述嵌入載盤上形成器件互連件；以及安裝具有互連柱的集成電路器件，附接到器件互連件的互連柱用于將所述集成電路器件安裝到所述介電芯。

本發明提供集成電路封裝系統，所述系統包括：具有嵌入載盤的介電芯；在所述介電芯上的頂部阻焊層，所述嵌入載盤的載盤頂表面在所述頂部阻焊層下面；附接到所述嵌入載盤的器件連接件；以及具有互連柱的集成電路器件，附接到所述器件互連件的所述互連柱用于將所述集成電路器件安裝到所述介電芯。

除了以上提及的內容之外或者替代以上提及的內容，本發明的特定實施方案具有其他方面。當參照附圖進行以下詳細描述時，通過閱讀該詳細描述，這些方面對于本領域的技術人員將變得清楚。

附圖說明

圖1是在本發明的第一實施方案中，沿圖2的線1-1的集成電路封裝系統的剖視圖。

圖2是集成電路封裝系統的頂視圖。

圖3是在本發明的第二實施方案中，沿圖2的線1-1的集成電路封裝系統的剖視圖。

圖4是在制造的芯-層壓階段中圖1的基礎襯底的一部分。

圖5是在制造的芯-鍍覆(plating)階段中圖4的結構。

圖6是在制造的層壓-去除階段中圖5的結構。

圖7是在制造的介電-層壓階段中圖6的結構。

圖8是在制造的層壓-鉆孔階段中圖7的結構。

圖9是在制造的導電-圖形化階段中圖8的結構。

圖10是在制造的芯-分離階段中圖9的結構。

圖11是在制造的圖形-蝕刻階段中圖10的結構。