[發明專利]電路優化方法及裝置

有效

• 申請號: 201410292959.7
• 申請日: 2014-06-25
• 公開（公告）號: CN104036090B
• 公開（公告）日: 2017-03-29
• 發明（設計）人: 肖斌;楊梁
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 劉芳

技術領域

本發明涉及電路設計技術，尤其涉及一種電路優化方法及裝置。

背景技術

在現代的電路設計中，在滿足電路建立時間和保持時間的基礎上，設計人員通常通過選擇不同的時鐘延遲方案，又稱為時鐘延遲調度(Clock?Schedule)，實現優化電路性能指標的目的。

目前電路優化的方案中，設計人員通常通過對電路中時序器件的模型構建，選擇適合電路運行的時鐘延遲方案以獲取較優的電路模型；舉例來說，具體可以對電路中的時序單元的時變電流曲線進行建模，將其分解為與時鐘上升沿和下降沿延遲相關的兩條時變電流曲線，電流曲線的發生時間窗口由該時序單元時鐘信號的延遲決定，并認為電路中的組合邏輯消耗的電流是以時間為自變量的確定性函數，從而求解出電路的峰值電流，最后得到符合目標參數的優化電路。

然而，現有技術中主要根據時序器件翻轉帶來的電流變化進行建模來優化電路的方式，存在對電路中時序器件建模不準確的問題，獲取電路優化中性能指標的準確性低。

發明內容

本發明提供一種電路優化方法及裝置，以解決現有技術中主要根據時序器件翻轉帶來的電流變化進行建模來優化電路的方式，存在對電路中時序器件建模不準確的問題。

第一方面，本發明提供一種電路優化方法，包括：

讀取待優化電路的結構信息，生成初始網表；

根據所述初始網表對所述電路中各時序器件進行功耗分析，建立所述電路中各時序器件在多個應用場景中的功耗曲線模型；

根據所述初始網表對所述電路進行時序分析，獲取所述電路的時序約束信息；

根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型和所述電路的時序約束信息對所述電路的峰值功耗進行優化，以獲取適合所述電路運行的時鐘延遲方案。

在第一方面的第一種可能的實現方式中，所述根據所述初始網表對所述電路中各時序器件進行功耗分析，建立所述電路中各時序器件在多個應用場景中的功耗曲線模型，包括：

根據所述初始網表設置多個應用場景中的輸入參數信息；

根據所述初始網表、所述多個應用場景中的輸入參數信息和所述電路的工藝參數信息對所述電路進行功耗分析，分析出所述電路在所述多個應用場景中的功耗信息；

根據所述初始網表和所述電路在所述多個應用場景中的功耗信息，生成所述電路中各時序器件在所述多個應用場景中的功耗曲線模型。

根據第一方面的第一種可能的實現方式，在第二種可能的實現方式中，所述根據所述初始網表和所述電路在所述多個應用場景中的功耗信息，生成所述電路中各時序器件在所述多個應用場景中的功耗曲線模型，包括：

根據所述初始網表對所述電路中各時序器件進行分析，生成所述各時序器件在所述多個應用場景中自身的功耗曲線；

根據所述初始網表和所述電路在所述多個應用場景中的功耗信息，生成所述各時序器件在所述電路的組合邏輯中分配到的功耗曲線；

根據所述各時序器件在所述多個應用場景中自身的功耗曲線和所述各時序器件在所述電路的組合邏輯中分配到的功耗曲線，獲取所述電路中各時序器件在所述多個應用場景中的功耗曲線模型。

在第一方面的第三種可能的實現方式中，所述根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型和所述電路的時序約束信息對所述電路的峰值功耗進行優化之前，還包括：

在所述電路中構建具有不同延遲時間的多個時鐘單元，并根據所述電路的工藝參數信息形成所述多個時鐘單元的功耗曲線模型；

則所述根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型和所述電路的時序約束信息對所述電路的峰值功耗進行優化，以獲取適合所述電路運行的時鐘延遲方案，包括：

根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型、所述多個時鐘單元的功耗曲線模型，以及所述電路的時序約束信息對所述電路的峰值功耗進行優化，以獲取適合所述電路運行的時鐘延遲方案。

根據第一方面的第三種可能的實現方式，在第四種可能的實現方式中，所述根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型、所述多個時鐘單元的功耗曲線模型，以及所述電路的時序約束信息對所述電路的峰值功耗進行優化，以獲取適合所述電路運行的時鐘延遲方案，包括：

根據所述電路中各時序器件在所述多個應用場景中的功耗曲線模型和所述多個時鐘單元的功耗曲線模型，獲取所述電路在所述多個應用場景中的峰值功耗函數；