[發明專利]電壓發生裝置

有效

• 申請號: 201410291319.4
• 申請日: 2014-06-25
• 公開（公告）號: CN104460795B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 李弦泰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 俞波,許偉群

1.一種電壓發生裝置，包括：

電壓調節器，適合于通過比較基于輸出節點處的輸出電壓的反饋電壓與參考電壓來判定通過節點處的通過電壓，以及響應于所述通過節點處的所述通過電壓，通過將外部電源電壓傳送至所述輸出節點來產生所述輸出電壓；以及

電壓穩定器，適合于響應于所述輸出電壓而控制從所述通過節點流出的第一電流和從所述輸出節點流出的第二電流，

其中，所述電壓穩定器包括：

電壓比較單元，適合于通過比較所述輸出節點處的所述輸出電壓與所述參考電壓來產生第一比較信號和第二比較信號；

第一電流發生單元，適合于響應于所述第一比較信號而控制所述第一電流；以及

第二電流發生單元，適合于響應于所述第二比較信號而控制所述第二電流。

2.如權利要求1所述的電壓發生裝置，其中，所述電壓調節器包括：

反饋單元，適合于通過將所述輸出電壓分壓來產生反饋電壓；

放大器，適合于通過比較所述反饋電壓與所述參考電壓來判定所述通過節點處的所述通過電壓；以及

電壓通過單元，適合于基于所述通過節點處的所述通過電壓，通過將所述外部電源電壓傳送至所述輸出節點來產生所述輸出電壓。

3.如權利要求2所述的電壓發生裝置，其中，所述放大器比較所述反饋電壓與所述參考電壓，在所述反饋電壓高于所述參考電壓時將邏輯高電壓作為比較結果傳送至所述通過節點，以及在所述反饋電壓低于所述參考電壓時將邏輯低電壓作為比較結果傳送至所述通過節點。

4.如權利要求3所述的電壓發生裝置，其中，在所述通過節點處的所述通過電壓為所述邏輯高電壓時所述電壓通過單元不將所述外部電源電壓傳送至所述輸出節點，而在所述通過節點處的所述通過電壓為所述邏輯低電壓時所述電壓通過單元將所述外部電源電壓傳送至所述輸出節點。

5.如權利要求4所述的電壓發生裝置，其中，所述電壓通過單元包括：

PMOS晶體管，具有與所述通過節點耦接的柵極、與所述外部電源電壓的節點耦接的源極、以及與所述輸出節點耦接的漏極；以及

電容器，耦接在所述PMOS晶體管的所述柵極與所述漏極之間。

6.如權利要求2所述的電壓發生裝置，其中，所述反饋單元包括：

第一分壓PMOS晶體管，具有與所述輸出節點耦接的源極和柵極；以及

第二分壓PMOS晶體管，具有與所述第一分壓PMOS晶體管的漏極耦接的源極和柵極以及耦接至接地電壓的漏極，其中，所述反饋單元將所述第一分壓PMOS晶體管的漏極電壓作為所述反饋電壓傳送至所述放大器。

7.如權利要求1所述的電壓發生裝置，其中，所述電壓比較單元包括：

第一比較晶體管，適合于經由其柵極接收所述輸出節點處的所述輸出電壓；

第二比較晶體管，適合于經由其柵極接收所述參考電壓；

第三比較晶體管，具有與所述外部電源電壓的節點耦接的源極、和與所述第一比較晶體管的漏極耦接的漏極；

第四比較晶體管，具有與所述外部電源電壓的所述節點耦接的源極、和與所述第二比較晶體管的漏極耦接的漏極；以及

驅動晶體管，具有與所述第一比較晶體管的源極和所述第二比較晶體管的源極耦接的漏極，所述驅動晶體管具有耦接至接地電壓的源極以及接收用于導通驅動晶體管的控制信號的柵極，

其中，所述第一比較晶體管和所述第二比較晶體管為NMOS晶體管，所述第三比較晶體管和所述第四比較晶體管為PMOS晶體管，且所述第三比較晶體管的柵極與所述第四比較晶體管的柵極耦接。

8.如權利要求7所述的電壓發生裝置，其中，所述第一比較信號為所述第三比較晶體管的漏極電壓，而所述第二比較信號為所述第四比較晶體管的漏極電壓。

9.如權利要求1所述的電壓發生裝置，其中，所述第一電流發生單元包括：

第五比較晶體管，響應于所述第一比較信號而導通/關斷；以及

第一電流鏡電路，適合于在所述第五比較晶體管導通時增加所述第一電流。