[發明專利]移位寄存器、陣列基板、顯示裝置及其驅動方法

有效

• 申請號: 201410291291.4
• 申請日: 2014-06-25
• 公開（公告）號: CN104091574A
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 陳小川;王世君;王磊;薛艷娜;姜文博;李月;包智穎;呂振華;肖文俊
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方光電科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及顯示技術領域，尤其涉及一種移位寄存器、陣列基板、顯示裝置及其驅動方法。

背景技術

目前，隨著液晶顯示技術的發展，液晶產品對功耗要求越來越高，降低液晶產品在顯示一些局部畫面時的功耗顯得尤為重要。

在薄膜晶體管液晶顯示器(TFT-LCD，Thin?Film?Transistor?Liquid?Crystal?Display)中，通常通過柵線驅動裝置向像素區域的各個薄膜晶體管(TFT，Thin?Film?Transistor)的柵極提供柵極驅動信號，柵線驅動裝置中的柵線驅動電路由多個移位寄存器組成。現有的一個移位寄存器電路的結構，如圖1所示，使用4個薄膜晶體管M1-M4和一個電容C1可以實現最基本的移位寄存器功能，具體工作原理如下：在信號輸入端Input輸入高電平信號時，第一薄膜晶體管M1導通對上拉節點即PU節點充電；當時鐘信號端CLK輸入高電平信號時，第三薄膜晶體管M3導通，使信號輸出端Output輸出時鐘信號端CLK提供的高電平信號，同時由于電容C1的自舉作用將PU節點進一步拉高；之后，復位信號端Reset輸入高電平信號時，第二薄膜晶體管M2和第四薄膜晶體管M4導通，對PU節點和信號輸出端Output放電。

然而，顯示裝置在顯示一些局部畫面時，例如圖2所示的顯示裝置在進入待機狀態時，除了時鐘部分需要輸出相應的時鐘畫面，其他部分都是黑畫面，此時顯示裝置中各個移位寄存器電路依然向各相應柵線輸出柵極掃描信號，各柵線對整個薄膜晶體管液晶器的顯示面板進行逐行掃描，同時數據線全部輸出信號，進行像素驅動，進而使顯示裝置顯示所需畫面，這種驅動模式功耗較高。

因此，如何在顯示局部畫面時降低顯示裝置的功耗，是本領域技術人員亟待解決的問題。

發明內容

本發明實施例提供一種移位寄存器、陣列基板、顯示裝置及其驅動方法，用以解決現有技術中存在的顯示裝置在顯示局部畫面時，功耗較高的問題。

本發明實施例提供了一種移位寄存器，包括：上拉驅動模塊、下拉驅動模塊、上拉控制模塊、下拉控制模塊、下拉模塊，以及停止模塊，其中：

所述上拉驅動模塊用于在信號輸入端和第一參考信號端的控制下，通過上拉節點導通所述上拉控制模塊；

所述下拉驅動模塊用于在復位信號端和第二參考信號端的控制下，通過所述上拉節點關閉所述上拉控制模塊；

所述上拉控制模塊用于在所述上拉節點的控制下，將第一時鐘信號端與信號輸出端導通；

所述下拉控制模塊用于在第二時鐘信號端的控制下，將低電平信號端與所述信號輸出端導通；

所述下拉模塊，其連接于所述信號輸出端、所述上拉節點、所述低電平信號端與所述第一時鐘信號端之間，用于在所述移位寄存器的非工作時間內維持所述上拉節點和所述信號輸出端為低電平；

所述停止模塊，其連接于停止信號輸入端、所述上拉節點、所述下拉模塊與所述低電平信號端之間，用于在所述停止信號輸入端的控制下，維持所述信號輸出端為低電平。

本發明實施例提供的上述移位寄存器，增加了下拉模塊和停止模塊，在顯示裝置顯示滿屏畫面時，移位寄存器的信號輸出端輸出高電平到與其相連的柵線，使柵線對顯示裝置的顯示面板進行正常掃描以顯示滿屏畫面，并且，在移位寄存器非工作時間內下拉模塊可以維持上拉節點和信號輸出端為低電平，防止移位寄存器輸出噪音；在顯示裝置顯示局部畫面時，移位寄存器在停止信號輸入端的控制下，停止模塊維持信號輸出端為低電平，即信號輸出端將低電平信號輸出到與其相連的柵線，使柵線停止對顯示面板進行掃描以顯示除局部畫面外的黑色畫面；相對于現有的顯示裝置在顯示局部畫面時，顯示裝置中各個移位寄存器電路依然依次向各相應柵線輸出高電平使柵線進行正常掃描，可以降低顯示裝置的功耗。

在一種可能的實施方式中，本發明實施例提供的上述移位寄存器中：

所述上拉驅動模塊，包括第一薄膜晶體管，所述第一薄膜晶體管的柵極與所述信號輸入端相連、漏極與所述第一參考信號端相連，源極與所述上拉節點相連；

所述下拉驅動模塊，包括第二薄膜晶體管，所述第二薄膜晶體管的柵極與所述復位信號端相連、漏極與所述上拉節點相連、源極與所述第二參考信號端相連；

所述上拉控制模塊，包括第三薄膜晶體管和第一電容，其中，所述第三薄膜晶體管的柵極與所述上拉節點相連、漏極與所述第一時鐘信號端相連、源極與所述信號輸出端相連；所述第一電容連接在所述上拉節點和所述信號輸出端之間；