[發明專利]兩相互不交疊時鐘電路及其方法

有效

• 申請號: 201410291168.2
• 申請日: 2014-06-26
• 公開（公告）號: CN104113304B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 鄧若漢;黃怡
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 上海信好專利代理事務所(普通合伙)31249
• 代理人: 張妍,張靜潔

1.一種兩相互不交疊時鐘電路，其特征在于，包含：

接受輸入時鐘信號的輸入緩沖單元（1）；

第一非門（2），其輸入端與所述輸入緩沖單元（1）的輸出端連接，用于將時鐘信號反相；

第一延時單元（3），其輸入端與所述第一非門（2）的輸出端連接，用于產生固定的時間延遲；

第二延時單元（4），其輸入端與所述第一延時單元（3）的輸出端連接，用于產生固定的時間延遲；

第一與門（5），其輸入端分別與所述輸入緩沖單元（1）的輸出端及所述第一延時單元（3）的輸出端連接，用于進行邏輯與運算；

第二與門（6），其輸入端分別與所述第一非門（2）的輸出端及所述第二延時單元（4）的輸出端連接，用于進行邏輯與運算；

第一輸出緩沖單元（7），其輸入端與所述第一與門（5）的輸出端連接，用于緩沖輸出兩相互不交疊時鐘中的其中一相；

第二輸出緩沖單元（8），其輸入端與所述第二與門（6）的輸出端連接，用于緩沖輸出兩相互不交疊時鐘中的另一相。

2.如權利要求1所述的兩相互不交疊時鐘電路，其特征在于，所述的第一延時單元（3）包含第二非門（31）及第一延時電容（32）；

所述的第二非門（31）的輸入端與第一非門（2）的輸出端連接；

所述的第二非門（31）的輸出端分別與第一與門（5）的輸入端及第一延時電容（32）連接。

3.如權利要求1所述的兩相互不交疊時鐘電路，其特征在于，所述的第二延時單元（4）包含第三非門（41）及第二延時電容（42）；

所述的第三非門（41）的輸入端與第二非門（31）的輸出端連接；

所述的第三非門（41）的輸出端分別與第二與門（6）的輸入端及第一延時電容（32）連接。

4.一種兩相互不交疊時鐘電路生成方法，其特征在于，包含以下步驟：

輸入緩沖單元（1）接收時鐘信號，輸出至第一非門（2）的輸入端及第一與門（5）的輸入端；

第一非門（2）將時鐘信號反相后輸出至第一延時單元（3）的輸入端及第二與門（6）的輸入端；

第一延時單元（3）將時鐘信號進行固定時間延遲后輸出至第一與門（5）的輸入端及第二延時單元（4）的輸入端；

第二延時單元（4）將時鐘信號進行固定時間延遲后輸出至第二與門（6）的輸入端；

第一與門（5）將輸入緩沖單元（1）輸出的時鐘信號、第一延時單元（3）輸出的時鐘信號進行邏輯與運算后輸出至第一輸出緩沖單元（7）的輸入端；

第二與門（6）將第一非門（2）輸出的時鐘信號、第二延時單元（4）輸出的時鐘信號進行邏輯與運算后輸出至第二輸出緩沖單元（8）的輸入端；

第一輸出緩沖單元（7）緩沖輸出兩相互不交疊時鐘中的其中一相；

第二輸出緩沖單元（8）緩沖輸出兩相互不交疊時鐘中的另一相。