[發(fā)明專利]一種IIC拓?fù)浣Y(jié)構(gòu)及其設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410290206.2
• 申請(qǐng)日: 2014-06-25
• 公開（公告）號(hào): CN104050127A
• 公開（公告）日: 2014-09-17
• 發(fā)明（設(shè)計(jì)）人: 鄭臣明;劉文君;王暉
• 申請(qǐng)（專利權(quán)）人: 曙光信息產(chǎn)業(yè)（北京）有限公司
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;G06F13/40
• 代理公司: 北京安博達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11271
• 代理人: 徐國(guó)文

1.一種IIC拓?fù)浣Y(jié)構(gòu)，其特征在于：所述拓?fù)浣Y(jié)構(gòu)包括位于基板上的BMC芯片、FPGA芯片、第一板卡、第二板卡以及IIC器件；所述BMC芯片通過IIC總線分別連接第一板卡和第二板卡，并通過SGMII總線連接所述FPGA芯片，所述FPGA芯片通過IIC總線分別連接位于基板上的IIC器件。

2.根據(jù)權(quán)利要求1所述的IIC拓?fù)浣Y(jié)構(gòu)，其特征在于：所述第一板卡和第二板卡包括IIC器件；所述BMC芯片通過IIC總線與第一板卡和第二板卡上設(shè)置的IIC器件分別連接。

3.根據(jù)權(quán)利要求2所述的IIC拓?fù)浣Y(jié)構(gòu)，其特征在于：所述第一板卡的IIC器件對(duì)應(yīng)的IIC地址管腳A0和A1分別通過在基板上的上拉電阻連接輔助電源；其對(duì)應(yīng)的IIC地址管腳A2在第一板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。

4.根據(jù)權(quán)利要求3所述的IIC拓?fù)浣Y(jié)構(gòu)，其特征在于：所述輔助電源為3.3V輔助電源。

5.根據(jù)權(quán)利要求2所述的IIC拓?fù)浣Y(jié)構(gòu)，其特征在于：所述第二板卡的IIC器件對(duì)應(yīng)的IIC地址管腳A0和A1在基板上同時(shí)接地，其對(duì)應(yīng)的IIC地址管腳A2在第二板卡上連接上拉電路，即通過上拉電阻連接3.3V輔助電源。

6.一種IIC拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方法，其特征在于：所述方法包括以下步驟：

步驟1：將第一板卡和第二板卡分別插入基板；

步驟2：給BMC芯片上電，使其正常工作；

步驟3：BMC芯片通過IIC總線發(fā)出IIC讀寫命令給第一板卡和第二板卡，第一板卡和第二板卡分別解析IIC讀寫命令中的IIC地址，若與自身IIC地址相同就執(zhí)行相應(yīng)的IIC讀寫命令，若與自身IIC地址不同則不應(yīng)答；之后第一板卡和第二板卡的IIC器件把執(zhí)行命令的結(jié)果通過IIC總線反饋給BMC芯片；

步驟4：BMC芯片通過SGMII總線向FPGA芯片發(fā)出讀寫基板上IIC器件的命令，該命令格式是TCP/IP命令包；

步驟5：FPGA芯片解析從BMC芯片接收的TCP/IP命令包格式的讀寫命令，確定BMC芯片需要讀寫基板上的IIC器件和需要執(zhí)行的命令，然后轉(zhuǎn)換為IIC命令格式，通過相應(yīng)的IIC總線對(duì)確定的IIC器件發(fā)送相應(yīng)的命令；

步驟6：基板上的IIC器件接收命令后進(jìn)行相應(yīng)的動(dòng)作，把執(zhí)行命令的結(jié)果通過IIC總線反饋給FPGA芯片，F(xiàn)PGA芯片將反饋的結(jié)果翻譯成TCP/IP命令包格式的信息包通過SGMII總線反饋給BMC芯片。

7.根據(jù)權(quán)利要求6所述的IIC拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方法，其特征在于：所述步驟6中，若FPGA芯片發(fā)現(xiàn)從BMC芯片接收的TCP/IP命令包格式的讀寫命令中解析出的IIC地址不屬于FPGA芯片所連的IIC器件，則通過SGMII總線反饋給BMC芯片不存在如此IIC器件。