[發(fā)明專利]自校準(zhǔn)橋接電容結(jié)構(gòu)的逐次逼近型模數(shù)轉(zhuǎn)換器

在審

• 申請?zhí)枺?/td>: 201410290187.3
• 申請日: 2014-06-24
• 公開（公告）號: CN104079298A
• 公開（公告）日: 2014-10-01
• 發(fā)明（設(shè)計）人: 郭亞煒;吳越;程旭;曾曉洋;張章;郭東東;郭銘強
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于模數(shù)轉(zhuǎn)換器技術(shù)領(lǐng)域，具體涉及一種逐次逼近型模數(shù)轉(zhuǎn)換器。

背景技術(shù)

模數(shù)轉(zhuǎn)換器（ADC）是將連續(xù)性的模擬信號采集轉(zhuǎn)換為離散性的數(shù)字信號以用于數(shù)字分析和處理的裝置。逐次逼近型模數(shù)轉(zhuǎn)換器（SAR?ADC）是利用二分法查找方式，通過內(nèi)部集成的數(shù)模轉(zhuǎn)換器（DAC）不斷產(chǎn)生新的模擬電壓量去逼近原先輸入模擬信號，最后將集成的數(shù)模轉(zhuǎn)換器（DAC）對應(yīng)的數(shù)碼輸入作為ADC的輸出。

圖1所示是SAR?ADC的典型結(jié)構(gòu)，SAR?ADC?100具有采樣保持電路?110、比較器?120、邏輯控制單元?130、數(shù)模轉(zhuǎn)換器?140。數(shù)模轉(zhuǎn)換器?140通?？梢圆捎秒娙蓐嚵小㈦娮桕嚵谢蚧旌闲完嚵衼韺崿F(xiàn)。圖2所示是在數(shù)字CMOS工藝中更為典型的電容陣列實現(xiàn)方式?200。電容型DAC（CDAC）?200由一組電容陣列和對應(yīng)的底極板開關(guān)構(gòu)成，典型的電容陣列中電容之間容值比例滿足二進制權(quán)重，即最低位電容?210為單位電容容值1C；次低位電容?220為兩倍大小的單位電容容值，即2C；以此關(guān)系不斷以兩倍數(shù)值增加，對于n位設(shè)計精度的ADC來說，CDAC的最高位電容?230為2^n-1C或2^n-2C，差別來自于具體實施所采用的電容開關(guān)策略。CDAC具體實現(xiàn)是根據(jù)數(shù)字輸入來控制對應(yīng)權(quán)重大小電容的底極板開關(guān)導(dǎo)通方向，從而在電容陣列的頂極板產(chǎn)生數(shù)字輸入對應(yīng)的模擬輸出。

ADC的分辨率取決于電容之間匹配的精度和實際制作存在的寄生因素。隨著分辨率要求的提高，二進制權(quán)重比例的電容型數(shù)模轉(zhuǎn)換器（CDAC）對于前端電路的輸入負(fù)載總電容大小和面積與位數(shù)呈指數(shù)型增長關(guān)系。

在一些中高精度的SAR?ADC應(yīng)用中，設(shè)計普遍采用橋接電容結(jié)構(gòu)，目的是進一步降低SAR?ADC中電容型數(shù)模轉(zhuǎn)換器（CDAC）的總電容數(shù)目和大小，如圖3所示為一個（M+L+1）位分辨率的CDAC。橋接電容結(jié)構(gòu)的CDAC?300是通過采用一個分?jǐn)?shù)大小容值的電容或者單位電容大小容值的電容作為橋接電容?330串聯(lián)在高位電容陣列與低位電容陣列之間，同時確保高位電容陣列?310與低位電容陣列?320的權(quán)重依然滿足二進制的比例，即在CDAC?300中，低位電容陣列?320總電容的權(quán)重和與高位電容陣列?310中最低位電容的權(quán)重大小相同。

橋接電容結(jié)構(gòu)會受到低位電容陣列頂極板寄生電容、制造中實際的物理金屬走線寄生和橋接電容與低位電容陣列工藝匹配等問題的限制，從而存在極大的非線性問題。為了確保這種分段式結(jié)構(gòu)的線性度要求，低位電容陣列中1C電容對應(yīng)權(quán)重和高位電容陣列中1C電容對應(yīng)權(quán)重之間的比例應(yīng)該是1/2^L。所以橋接電容與低位電容陣列頂極板寄生電容需要滿足一定的限制條件。

如果低位電容陣列1C電容權(quán)重和高位電容陣列1C電容權(quán)重之間的比例小于1/2^L，將會在DNL靜態(tài)特性中出現(xiàn)周期性的正向DNL值。如果低位電容陣列1C電容權(quán)重和高位電容陣列1C電容權(quán)重之間的比例大于1/2^L，將會在DNL靜態(tài)特性中出現(xiàn)周期性的負(fù)向DNL值，甚至可能出現(xiàn)失碼現(xiàn)象。而在實際由于各節(jié)點的對地和相互間的寄生都無法準(zhǔn)確設(shè)計獲得，橋接電容結(jié)構(gòu)的SAR?ADC對于這類非線性問題十分敏感，設(shè)計時難以控制。

發(fā)明內(nèi)容

本發(fā)明的目的在于解決由于匹配和寄生等半導(dǎo)體工藝局限性而產(chǎn)生的橋接電容結(jié)構(gòu)SAR?ADC的橋接非線性問題，提出一種自校準(zhǔn)橋接電容結(jié)構(gòu)的逐次逼近型模數(shù)轉(zhuǎn)換器。

本發(fā)明是通過改進橋接電容結(jié)構(gòu)，在橋接電容結(jié)構(gòu)中增加適當(dāng)冗余電容位并利用前臺數(shù)字域校準(zhǔn)方法，從而增加對制造加工工藝中出現(xiàn)的低位電容陣列頂極板寄生以及橋接電容失配的設(shè)計裕度，抑制橋接電容結(jié)構(gòu)固有的周期性分段非線性問題，提高SAR?ADC的線性度。本發(fā)明的其他優(yōu)點、目的和特征將在隨后的說明中進行闡明。

本發(fā)明的目的和優(yōu)點可以由在說明書以及附圖中具體指出的結(jié)構(gòu)和方法而實現(xiàn)獲得。