[發明專利]具有穿通電極的半導體封裝及其制造方法

有效

• 申請號: 201410290157.2
• 申請日: 2014-06-25
• 公開（公告）號: CN104253056B
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 鄭顯秀;金鐘延;李仁榮;趙泰濟
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/498;H01L25/065
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 翟然

技術領域

本發明構思的示例實施方式涉及半導體產品，具體地，涉及具有穿通電極的半導體封裝及其制造方法。

背景技術

通常，半導體封裝使用引線接合技術實現。近年來，提出了硅通孔(TSV)技術以滿足日益增加的對于高性能的需求。根據常規TSV技術，晶片利用粘合層被接合到載體，然后，在對晶片的后側表面拋光處理之后，載體從晶片分離(de-bonded)。而且，需要處理載體的附加步驟，因此，常規TSV技術受到低生產率和高制造成本的困擾。

發明內容

因此，示例實施方式的一方面提供一種形成半導體封裝的方法，該方法包括提供第一芯片和第二芯片，提供第一芯片和第二芯片包括：在第一芯片的第一基板的前表面上提供第一有源層；在第二芯片的第二基板的前表面上提供第二有源層；堆疊第一芯片和第二芯片使得第一芯片的第一有源層面對第二芯片的第二有源層；在第一芯片上和第二芯片的第二基板的前表面上形成模層以向半導體封裝提供剛性，模層包括聚合物材料；減薄具有模層的第二基板的后表面；和在第二基板的減薄的后表面上形成后側電極，后側電極電連接到第二基板中的第二穿通電極。

減薄第二基板的后表面可以包括使用機械工藝減薄后表面。

第二基板的減薄的后表面可以暴露第二基板中的第二穿通電極，第二穿通電極電連接到第二有源層。

在示例實施方式中，該方法可以還包括在形成后側電極之前在減薄的第二基板中形成第二穿通電極。

在另一示例實施方式中，該方法可以還包括在第一芯片和第二芯片之間提供第一連接電極以電連接第一有源層和第二有源層。

根據示例實施方式，提供形成多個半導體封裝的方法，該方法包括：根據上述方法形成第一半導體封裝；在第一半導體封裝上堆疊第二半導體封裝，堆疊第二半導體封裝包括：翻轉第一半導體封裝使得第二芯片的減薄的后表面面朝上；在翻轉的第一半導體封裝上堆疊第二半導體封裝，使得第二半導體封裝的后表面面對第一半導體封裝的第二芯片的減薄的后表面。

在一個示例實施方式中，該方法可以還包括減薄第一半導體封裝中的第一基板的第一芯片的后表面。

在另一示例實施方式中，該方法可以還包括在第一基板的減薄的后表面上形成第一后側電極，第一后側電極電連接到第一基板中的多個第一穿通電極，多個第一穿通電極電連接到第一有源層。

減薄第一半導體封裝中的第一基板的第一芯片的后表面可以暴露第一基板中的多個第一穿通電極。

在另一示例實施方式中，該方法可以還包括在形成第一后側電極之前在第一基板的減薄的后表面中形成第一穿通電極。

提供第一芯片和第二芯片可以不包括接合載體到第一芯片和第二芯片的任何一個，而且不包括將載體從第一芯片和第二芯片的任何一個分離。

第一有源層可以包括第一晶體管，第二有源層可以包括第二晶體管。

第二芯片的基板的熱膨脹系數(CTE)和模層的熱膨脹系數可以在相同的數量級內。

第二芯片的基板的熱膨脹系數(CTE)與模層的熱膨脹系數之比可以在從1至3的范圍內。

根據示例實施方式，半導體器件包括第一半導體封裝和第二半導體封裝，第一半導體封裝包括：第一芯片，包括在第一芯片的第一正面的第一有源層；第二芯片，包括在第二芯片的第二正面的第二有源層，第一芯片和第二芯片被堆疊使得第一有源層面對第二有源層；模層，設置在第一芯片和第二芯片之間，第二半導體封裝包括：第三芯片，包括在第三芯片的第三正面的第三有源層；第四芯片，包括在第四芯片的第四正面的第四有源層，第三芯片和第四芯片被堆疊使得第三有源層面對第四有源層；其中第三芯片的第三背面面對第二芯片的第二背面。

在示例實施方式中，第一芯片還包括第一穿通電極，第二芯片還包括第二穿通電極，第三芯片還包括第三穿通電極，第四芯片還包括第四穿通電極。

在另一示例實施方式中，半導體器件還包括連接第二穿通電極和第三穿通電極的多個電極。

第一芯片可以具有第一寬度，第二芯片可以具有比第一寬度大的第二寬度。

第四芯片可以具有第四寬度，第三芯片可以具有比第四寬度大的第三寬度。

第二芯片的基板的熱膨脹系數(CTE)和模層的熱膨脹系數可以在相同的數量級內。

第二芯片的基板的熱膨脹系數(CTE)與模層的熱膨脹系數之比可以在從1至3的范圍內。

在示例實施方式中，該裝置還包括電連接第一有源層和第二有源層的第一連接電極。