[發(fā)明專利]具有減少的面的外延區(qū)的MOS器件

有效

• 申請?zhí)枺?/td>: 201410281768.0
• 申請日: 2014-06-20
• 公開（公告）號: CN104299970B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設(shè)計）人: 宋學(xué)昌;郭紫微;李昆穆;李資良;李啟弘
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/417;H01L29/06;H01L21/8238;H01L21/28
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

1.一種集成電路結(jié)構(gòu)，包括：

半導(dǎo)體襯底；

柵極堆疊件，位于所述半導(dǎo)體襯底上方；

開口，延伸至所述半導(dǎo)體襯底內(nèi)，其中，所述開口鄰近所述柵極堆疊件；

第一硅鍺區(qū)，位于所述開口中，其中，所述第一硅鍺區(qū)具有第一鍺百分比；

第二硅鍺區(qū)，位于所述第一硅鍺區(qū)上方，其中，所述第二硅鍺區(qū)至少部分地延伸至所述開口中，并且所述第二硅鍺區(qū)包括：

具有大于所述第一鍺百分比的第二鍺百分比的上層；以及

具有小于所述第二鍺百分比的第三鍺百分比的下層，其中所述第三鍺百分比大于所述第一鍺百分比；以及

硅帽，基本上不含鍺，位于所述第二硅鍺區(qū)上方。

2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第二硅鍺區(qū)與所述硅帽接觸，并且與所述硅帽接觸的所述第二硅鍺區(qū)的一部分在所述第一硅鍺區(qū)和所述第二硅鍺區(qū)中具有最高的鍺百分比。

3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括：延伸至所述硅帽內(nèi)的硅化物區(qū)，其中，所述硅帽包括位于所述硅化物區(qū)的一側(cè)上并且與所述硅化物區(qū)位于同一層級的第一部分。

4.根據(jù)權(quán)利要求3所述的集成電路結(jié)構(gòu)，其中，所述硅帽還包括：與所述硅化物區(qū)位于同一層級的第二部分，并且所述硅帽的所述第一部分和所述第二部分位于所述硅化物區(qū)的相對兩側(cè)上。

5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括：延伸至所述硅帽內(nèi)的硅化物區(qū)，其中，所述硅化物區(qū)延伸至所述第二硅鍺區(qū)內(nèi)。

6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括：所述硅帽中的p型雜質(zhì)。

7.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述硅帽包括不含鍺的部分。

8.一種集成電路結(jié)構(gòu)，包括：

半導(dǎo)體襯底；

柵極堆疊件，位于所述半導(dǎo)體襯底上方，其中，所述柵極堆疊件包括在金屬氧化物半導(dǎo)體器件中；

所述金屬氧化物半導(dǎo)體器件的源極/漏極區(qū)，延伸至所述半導(dǎo)體襯底內(nèi)，其中，所述源極/漏極區(qū)包括：

第一硅鍺區(qū)，其中，所述第一硅鍺區(qū)具有第一鍺百分比；及

第二硅鍺區(qū)，位于所述第一硅鍺區(qū)上方，其中，所述第二硅鍺區(qū)具有大于所述第一鍺百分比的第二鍺百分比，并且其中，所述第二硅鍺區(qū)中的鍺百分比從所述第二硅鍺區(qū)的底部向所述第二硅鍺區(qū)的頂部增加；以及

硅帽，位于所述第二硅鍺區(qū)的頂部上方并且接觸所述第二硅鍺區(qū)的頂部。

9.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其中，所述第二硅鍺區(qū)的頂部具有高于45％的鍺百分比。

10.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，其中，所述硅帽基本上不含鍺。

11.根據(jù)權(quán)利要求10所述的集成電路結(jié)構(gòu)，其中，所述硅帽包括不含鍺的一部分。

12.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，還包括：延伸至所述硅帽內(nèi)的硅化物區(qū)，其中，所述硅帽包括位于所述硅化物區(qū)的一側(cè)上并且與所述硅化物區(qū)位于同一層級的第一部分。

13.根據(jù)權(quán)利要求12所述的集成電路結(jié)構(gòu)，其中，所述硅帽還包括：與所述硅化物區(qū)位于同一層級的第二部分，并且所述硅帽的所述第一部分和所述第二部分位于所述硅化物區(qū)的相對兩側(cè)上。

14.根據(jù)權(quán)利要求8所述的集成電路結(jié)構(gòu)，還包括：所述硅帽中的p型雜質(zhì)，其中，位于所述硅帽中的p型雜質(zhì)濃度高于位于所述第二硅鍺區(qū)中的p型雜質(zhì)濃度。

15.一種形成集成電路結(jié)構(gòu)的方法，包括：

在半導(dǎo)體襯底上方形成柵極堆疊件；

形成延伸至所述半導(dǎo)體襯底內(nèi)的開口，其中，所述開口位于所述柵極堆疊件的一側(cè)；

實施第一外延以在所述開口中生長第一硅鍺區(qū)，其中，所述第一硅鍺區(qū)具有第一鍺百分比；

實施第二外延以在所述第一硅鍺區(qū)上方生長第二硅鍺區(qū)，其中，所述第二硅鍺區(qū)具有大于所述第一鍺百分比的第二鍺百分比，并且其中，所述第二硅鍺區(qū)中的鍺百分比從所述第二硅鍺區(qū)的底部向所述第二硅鍺區(qū)的頂部增加；以及

實施第三外延以在所述第二硅鍺區(qū)上方生長基本上不含鍺的硅帽。

16.根據(jù)權(quán)利要求15所述的方法，其中，在所述第一外延或所述第二外延中，隨著所述第一外延或所述第二外延的進行，連續(xù)地并逐漸地增大鍺百分比。