[發(fā)明專利]一種中央處理器及其指令處理方法

有效

• 申請?zhí)枺?/td>: 201410276522.4
• 申請日: 2014-06-19
• 公開（公告）號: CN104020981B
• 公開（公告）日: 2017-10-10
• 發(fā)明（設(shè)計）人: 張瑩;郝曉東
• 申請（專利權(quán)）人: 大唐微電子技術(shù)有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/44
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司11262
• 代理人: 李紅爽,栗若木

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種中央處理器及其指令處理方法。

背景技術(shù)

近年來，隨著集成電路領(lǐng)域的迅速發(fā)展，傳統(tǒng)、小型自主研發(fā)16位CPU(中央處理器)的應(yīng)用范圍越來越廣泛，其價格也要求越來越低。但具有高運(yùn)算速度、而低成本的16位CPU芯片內(nèi)核則成為市場的迫切需求。特別是在低、中端集成電路的產(chǎn)品中，使用高端芯片內(nèi)核的價格甚至?xí)绊懻麄€產(chǎn)品的利潤大小。例如：美國的ARM公司的產(chǎn)品，它的CPU在性能和面體積這兩個方面都占優(yōu)勢，但是其價格昂貴。尤其是對于低、中端產(chǎn)品，嚴(yán)重影響了產(chǎn)品的利潤和銷售。目前，市場低、中端集成電路的產(chǎn)品中，都是采用那種價格低廉、運(yùn)算速度慢的16位CPU，這種CPU也制約了產(chǎn)品品質(zhì)的提高。一種具有價格低廉、運(yùn)算速度快的新型16位CPU設(shè)計是未來集成電路領(lǐng)域高速發(fā)展中的一種期待。

傳統(tǒng)16位CPU內(nèi)核設(shè)計如圖1，圖1的內(nèi)核結(jié)構(gòu)包括：程序總線接口單元、指令緩沖單元、譯碼單元、執(zhí)行單元和一系列輔助單元。CPU在工作時，先從程序存儲器讀取需要執(zhí)行的程序指令；并通過程序總線接口將這個指令存入到指令緩沖單元；指令緩沖單元再把這個當(dāng)前需要執(zhí)行的指令送到譯碼單元；譯碼單元再解析出一系列控制信號，并將其再發(fā)送給執(zhí)行單元進(jìn)行執(zhí)行。

傳統(tǒng)16位CPU的內(nèi)核運(yùn)算過程如圖2所示，先從譯碼單元得到的一系列控制信號，這些控制信號包括：運(yùn)算操作數(shù)A與B及運(yùn)算類型；執(zhí)行單元再根據(jù)不同的運(yùn)算類型對運(yùn)算操作數(shù)A與B進(jìn)行不同的運(yùn)算操作。其中的運(yùn)算類型包括：數(shù)據(jù)傳輸類運(yùn)算、算術(shù)邏輯類運(yùn)算、布爾類運(yùn)算和控制轉(zhuǎn)移類運(yùn)算。

運(yùn)算操作后的結(jié)果包括：對寄存器的更新、對相關(guān)存儲器的更新、指令跳轉(zhuǎn)及空操作。當(dāng)發(fā)生指令跳轉(zhuǎn)時，執(zhí)行單元會通知指令緩沖單元進(jìn)行清空指令緩存操作；清空完成后，指令緩沖單元會根據(jù)指令跳轉(zhuǎn)結(jié)果所指示的位置，重新請求從程序存儲器再讀取程序指令；在指令清空及重新請求從程序存儲器讀取程序指令時，CPU會至少消耗掉2個時間單元。在上述的清空、重新請求及再讀取程序等工作期間，CPU不做任何操作，這就使CPU的執(zhí)行效率低下，內(nèi)核的運(yùn)算速度較低；而成熟廠商的商業(yè)化16位CPU內(nèi)核的運(yùn)算速度雖然較高，但價格較昂貴。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種中央處理器及其指令處理方法，以實(shí)現(xiàn)在傳統(tǒng)16位CPU內(nèi)核的結(jié)構(gòu)體積不變的前提下，較大幅度的提高傳統(tǒng)16位CPU內(nèi)核的運(yùn)算速度，又能保持新型傳統(tǒng)16位CPU具有較低的價格。

為了解決上述技術(shù)問題，本發(fā)明提供了一種中央處理器，包括：譯碼單元、執(zhí)行單元，指令緩沖單元；其中，還包括：

指令緩沖選擇器；

所述指令緩沖單元為兩個；

所述譯碼單元用于根據(jù)所譯碼的指令生成指令預(yù)判信號；所述指令預(yù)判信號用于指示下一次執(zhí)行單元是否要執(zhí)行跳轉(zhuǎn)指令；

所述指令緩沖選擇器用于當(dāng)接收到的所述指令預(yù)判信號指示下一次執(zhí)行單元要執(zhí)行跳轉(zhuǎn)指令時，從當(dāng)前選擇的指令緩沖單元切換到另一個緩沖指令單元，控制切換到的緩沖指令單元從所述跳轉(zhuǎn)指令所指向的程序存儲器的位置開始讀取指令并保存；當(dāng)發(fā)生跳轉(zhuǎn)時，從切換到的緩沖指令單元讀取指令發(fā)送給所述譯碼單元；當(dāng)所述跳轉(zhuǎn)指令的執(zhí)行結(jié)果是不跳轉(zhuǎn)時，切換回切換前所選擇的緩沖指令單元繼續(xù)讀取指令。

進(jìn)一步地，上述中央處理器還具有下面特點(diǎn)：還包括：

一位累加器，用于對所述執(zhí)行單元執(zhí)行所述跳轉(zhuǎn)指令的跳轉(zhuǎn)有效信號進(jìn)行累加，并將累加結(jié)果發(fā)送給所述指令緩沖選擇器；

所述指令緩沖選擇器根據(jù)所述累加結(jié)果，在發(fā)生跳轉(zhuǎn)時選中不同的指令緩沖單元，從選中的指令緩沖單元讀取指令發(fā)送給所述譯碼單元。

進(jìn)一步地，上述中央處理器還具有下面特點(diǎn)：

當(dāng)發(fā)生跳轉(zhuǎn)時，所述指令緩沖選擇器還用于向所述切換前選擇的指令緩沖單元發(fā)送未選中信號，

所述切換前選擇的指令緩沖單元接收到所述指令緩沖選擇器的未選中信號后清空所存儲的指令。

進(jìn)一步地，上述中央處理器還具有下面特點(diǎn)：

當(dāng)所述跳轉(zhuǎn)指令的執(zhí)行結(jié)果是不跳轉(zhuǎn)時，所述指令緩沖選擇器還用于向所述切換到的緩沖指令單元發(fā)送跳轉(zhuǎn)無效信號，

所述切換到的緩沖指令單元在接收到所述指令緩沖選擇器的跳轉(zhuǎn)無效信號后清空所存儲的指令。

為了解決上述問題，本發(fā)明還提供了一種指令處理方法，應(yīng)用在上述的中央處理器中，包括：

譯碼單元根據(jù)所譯碼的指令生成指令預(yù)判信號，所述指令預(yù)判信號用于指示下一次執(zhí)行單元是否要執(zhí)行跳轉(zhuǎn)指令；