[發明專利]一種減小差分電路阻抗不匹配程度的繞線方法和系統

在審

• 申請號: 201410269970.1
• 申請日: 2014-06-17
• 公開（公告）號: CN104039076A
• 公開（公告）日: 2014-09-10
• 發明（設計）人: 胡立燕;張柯柯
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K3/00
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 王丹;栗若木

技術領域

本發明涉及差分電路阻抗調整領域，尤其涉及一種減小差分電路阻抗不匹配程度的繞線方法和系統。

背景技術

目前，信號的傳輸速率越來越高，阻抗匹配的一致性要求更為嚴格，阻抗匹配的含義為負載阻抗和傳輸線上的特征阻抗相等。

在差分信號系統中，差分對信號不等長以及阻抗不匹配，會減小差分對信號之間的差值，增加誤碼率，產生共模噪聲，增加電磁干擾輻射(EMI)。目前在設計差分信號系統的PCB板時，由于走線環境的影響，差分對信號常常出現不等長的情況，為避免差分對信號的不等長，現常采用INTEL?PDG中要求的2H3W原則(即繞線處的傳輸線間距小于原始傳輸線間距的2倍，相鄰繞線處之間的間隔以及每個繞線處的寬度是線寬的3倍)進行繞線。然而，這種繞線方式在繞線處提高了差分對信號的間距，增大了傳輸線的特征阻抗，從而造成差分電路的阻抗不匹配。

發明內容

本發明提供了一種減小差分電路阻抗不匹配程度的繞線方法和系統，以解決如何實現在保證差分對信號等長的基礎上，減小差分電路阻抗不匹配帶來的不利影響的技術問題。

為解決上述技術問題，本發明提供了一種減小差分電路阻抗不匹配程度的繞線方法，所述方法包括：

基于設定原則進行繞線，所述設定原則包括：2H3W原則；

在繞線處增大導線寬度。

進一步地，所述在繞線處增大導線寬度，包括：

根據差分電路的負載阻抗以及基于2H3W原則繞線后產生的傳輸線阻抗確定需減小的傳輸線阻抗；

根據需減小的傳輸線阻抗確定增大的導線寬度；

根據所述增大的導線寬度調整在繞線處的線寬。

進一步地，所述設定原則還包括：

每個繞線處寬度為初始導線寬度的3倍。

為解決上述技術問題，本發明還提供了一種減小差分電路阻抗不匹配程度的繞線系統，所述系統包括：繞線模塊，線寬調整模塊，其中：

所述繞線模塊，用于基于設定原則進行繞線，所述設定原則包括：2H3W原則；

所述線寬調整模塊，用于在繞線處增大導線寬度。

進一步地，所述線寬調整模塊，用于在繞線處增大導線寬度，包括：

根據差分電路的負載阻抗以及基于2H3W原則繞線后產生的傳輸線阻抗確定需減小的傳輸線阻抗；

根據需減小的傳輸線阻抗確定增大的導線寬度；

根據所述增大的導線寬度調整在繞線處的線寬。

進一步地，

所述設定原則還包括：每個繞線處寬度為初始導線寬度的3倍。

上述技術方案在繞線處增大導線寬度，降低了傳輸線的阻抗，進而減小了因2H3W原則進行繞線造成的阻抗不匹配程度。

附圖說明

圖1為本實施例的減小差分電路阻抗不匹配程度的繞線方法流程圖；

圖2為本實施例的差分信號線示意圖；

圖3-1為基于2H3W原則進行繞線的差分信號PCB圖；

圖3-2為基于本實施例的繞線方法進行繞線的差分信號PCB圖；

圖4為差分電路分別在不進行繞線、基于2H3W原則進行繞線后、以及基于本實施例的繞線方法進行繞線后，傳輸線阻抗示意圖；

圖5為圖4的局部放大圖；

圖6為本實施例的減小差分電路阻抗不匹配程度的繞線系統組成圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，下文中將結合附圖對本發明的實施例進行詳細說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。

圖1為本實施例的減小差分電路阻抗不匹配程度的繞線方法流程圖。

S101基于設定原則進行繞線，所述設定原則包括：2H3W原則；

所述設定原則還包括：每個繞線處的寬度是初始導線寬度的3倍，以保證繞線處阻抗突變不會太大；所述初始導線寬度為沒有進行繞線的導線的寬度；

S102在繞線處增大導線寬度。

進行上述步驟繞線后的差分信號線如圖2所示；

在繞線處增大導線寬度可降低傳輸線的阻抗，進而減小了因2H3W原則進行繞線帶來的傳輸線阻抗增大造成的阻抗不匹配程度。

為實現差分電路的阻抗匹配，在繞線處增大導線寬度時，可先根據差分電路的負載阻抗以及基于2H3W原則繞線后產生的傳輸線阻抗確定需減小的傳輸線阻抗；然后根據需減小的傳輸線阻抗確定增大的導線寬度，可利用現有的阻抗計算軟件計算出增大的導線寬度；最后根據所述增大的導線寬度調整在繞線處的線寬。