[發(fā)明專利]基于光互連的并行訪問存儲系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410269550.3
• 申請日: 2014-06-17
• 公開（公告）號: CN104035894B
• 公開（公告）日: 2017-01-25
• 發(fā)明（設(shè)計(jì)）人: 顧華璽;王康;楊銀堂;陳可;王小鷺
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F12/02
• 代理公司: 陜西電子工業(yè)專利中心61205
• 代理人: 王品華,朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于通信技術(shù)領(lǐng)域，特別涉及光互連的存儲系統(tǒng)，可用于處理器核與存儲系統(tǒng)之間光指令，光數(shù)據(jù)通信。

技術(shù)背景

存儲系統(tǒng)，用于計(jì)算機(jī)中處理器核所使用數(shù)據(jù)的存儲。存儲系統(tǒng)包括存儲控制器與存儲單元。工作于鎖步模式的一組存儲單元的集合稱為rank。存儲控制器與rank之間通過電總線的方式進(jìn)行連接，包括片選總線，地址指令總線和數(shù)據(jù)總線。存儲單元包括地址寄存器，指令控制器，行地址解碼器，列地址解碼器，數(shù)據(jù)鎖存與驅(qū)動器和存儲陣列。存儲控制器，存儲單元放置于電路板的同一層上，存儲控制器與存儲單元之間，同一rank中的存儲單元之間通過板級電路相連接。

當(dāng)處理器核需要向存儲系統(tǒng)中一個rank寫入數(shù)據(jù)時，存儲控制器首先通過片選總線選定該rank，然后通過地址總線將數(shù)據(jù)地址發(fā)送到存儲單元，存儲單元中的指令控制器、行地址解碼器和列地址解碼器確定存儲陣列中的位置，最后存儲控制器通過數(shù)據(jù)總線將數(shù)據(jù)發(fā)送到存儲單元，經(jīng)由數(shù)據(jù)鎖存與驅(qū)動器，完成將數(shù)據(jù)寫入到存儲陣列中。

當(dāng)處理器核需要從存儲系統(tǒng)中一個rank讀取數(shù)據(jù)時，存儲控制器首先通過片選總線選定該rank，然后通過地址總線將數(shù)據(jù)地址發(fā)送到存儲單元，存儲單元中的指令控制器、行地址解碼器和列地址解碼器確定數(shù)據(jù)在存儲陣列中的位置，最后存儲單元將數(shù)據(jù)通過數(shù)據(jù)鎖存與驅(qū)動器發(fā)送到數(shù)據(jù)總線，完成數(shù)據(jù)的讀取操作。

現(xiàn)有的存儲系統(tǒng)結(jié)構(gòu)具有以下不足。首先，在連接方面，存儲控制器通過片選總線，地址指令總線和數(shù)據(jù)總線連接各個rank，由于存儲控制器在同一時刻僅能通過片選方式與一個rank通信，當(dāng)處理器核數(shù)目不斷增加，同一時間訪問存儲系統(tǒng)的讀寫請求隨之增加，基于電總線結(jié)構(gòu)的存儲系統(tǒng)會出現(xiàn)通信帶寬難以提高的問題。其次，擴(kuò)展存儲系統(tǒng)時，需要增加連接到電總線上的rank的數(shù)目，電總線連接方式還會使訪問存儲系統(tǒng)的延時不斷增大，存儲容量提升沒有提高存儲系統(tǒng)的性能。第三，存儲單元放置于電路板的同一層上，各個存儲單元通過板級電路相連接，板級連接線會占用大量電路板面積，同時電路板上長連線會造成信號失真與功耗增加，板級連線上的數(shù)據(jù)速率受電信號頻率限制無法突破性增加。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對現(xiàn)有電總線存儲系統(tǒng)的不足，提出一種基于光互連的并行訪問存儲系統(tǒng)，以解決現(xiàn)有電總線存儲系統(tǒng)訪問帶寬低，擴(kuò)展存儲系統(tǒng)時訪問延時大，面積開銷大，板級電路數(shù)據(jù)速率低的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明的并行訪問存儲系統(tǒng)利用3D堆疊設(shè)計(jì)技術(shù)和片上光互連技術(shù)進(jìn)行設(shè)計(jì)，其特征在于，采用三維分層結(jié)構(gòu)，它包括光傳輸層和存儲層，光傳輸層位于頂層，頂層以下其余層為存儲層；

所述光傳輸層，用于完成存儲層與系統(tǒng)外部的處理器核之間的光通信，該光傳輸層上設(shè)有N個光發(fā)射器，N個光接收器，N條U形波導(dǎo)，N²個寬帶發(fā)射微環(huán)，N²個寬帶接收微環(huán)，這些光接收器和光發(fā)射器位于光傳輸層的中部位置，且分兩排排列，每一排中的光接收器與光發(fā)射器交替放置，N條U形波導(dǎo)環(huán)繞光發(fā)射器與光接收器由中心向四周排列放置；

所述存儲層，放置有存儲單元，工作于鎖步模式的一組存儲單元的集合稱為rank，同一rank中的存儲單元垂直分布于不同存儲層上，所有存儲層上共有N個rank，在存儲層的每層上，N個存儲單元均勻放置，呈現(xiàn)網(wǎng)格分布排列，其中N等于2ⁿ，n為非負(fù)整數(shù)，0＜＜n＜＜log₂M，M取正整數(shù)，M為一根波導(dǎo)上可以傳輸?shù)淖畲蟛ㄩL數(shù)。

作為優(yōu)選，每個光發(fā)射器由一個發(fā)射控制器，M個窄帶發(fā)射微環(huán)和一段90°彎折發(fā)射波導(dǎo)構(gòu)成；該發(fā)射控制器用于為存儲層發(fā)送來的電數(shù)據(jù)信息和電確認(rèn)信息進(jìn)行波長分配，該M個窄帶發(fā)射微環(huán)用于將電信息轉(zhuǎn)換為M個特定波長的光信息，該90°彎折發(fā)射波導(dǎo)用于將光發(fā)射器窄帶發(fā)射微環(huán)發(fā)送的光信息傳輸至U形波導(dǎo)上的寬帶發(fā)射微環(huán)，其一條邊上橫排放置M個窄帶發(fā)射微環(huán)，另一條邊與N條U形波導(dǎo)垂直相交；第i個rank光發(fā)射器的90°彎折發(fā)射波導(dǎo)與第k條U形波導(dǎo)的交叉點(diǎn)為tik，第1,2,…,N個rank光發(fā)射器90°彎折發(fā)射波導(dǎo)與U形波導(dǎo)交叉點(diǎn)構(gòu)成發(fā)射交叉點(diǎn)矩陣T_N×N，1＜＜i,k＜＜N，i，k為正整數(shù)。