[發明專利]具有絕緣體上硅(SOI)襯底上的金屬環的半導體器件結構

有效

• 申請號: 201410268268.3
• 申請日: 2014-06-16
• 公開（公告）號: CN104795384B
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 鄭國裕;蔡維恭;蔡冠智
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L21/02
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發明涉及半導體領域，更具體地，涉及具有絕緣體上硅(SOI)襯底上的金屬環的半導體器件結構。

背景技術

半導體器件用于各種電子應用中，諸如個人電腦、手機、數碼相機和其他電子設備。通常通過以下步驟來制造半導體器件：在半導體襯底上方依次沉積絕緣層或介電層、導電層和半導體材料層，然后使用光刻圖案化各種材料層以在其上形成電路組件和元件。通常在單個半導體晶圓上制造多個集成電路。通過沿劃線鋸切集成電路從而分割單獨的管芯。通常以例如多芯片模塊或其他類型的封裝方式將單個管芯分別進行封裝。

絕緣體上硅(SOI)技術的實現是用于允許微電子器件持續小型化(可以稱為擴展的摩爾定律)的一些制造策略之一。例如，報告的涉及硅(體效應互補金屬氧化物半導體(CMOS))加工的SOI技術的優點包括由于體硅隔離而導致的低寄生電容，其在匹配性能上提高了功耗，和由于n阱和p阱結構隔離而導致的抗閂鎖效應。

從制造的角度來看，SOI襯底與大多數制造工藝兼容。的確，基于SOI的工藝可以在現有工廠沒有專用設備或未大幅更新設備的情況下來實現。盡管現有的用于形成基于SOI工藝的器件和方法通常已經可以達到期望的目的，但是不能在所有方面完全符合要求。

發明內容

為解決上述問題，本發明提供了一種半導體器件結構，包括：襯底，所述襯底具有器件區和邊緣區；硅層，形成在所述襯底上；晶體管，形成在所述硅層上，所述晶體管形成在所述襯底的器件區處；以及金屬環，形成在所述硅層中，所述金屬環形成在所述襯底的邊緣區處，且所述金屬環環繞所述晶體管。

該半導體器件結構進一步包括：形成在所述晶體管和所述金屬環上的互連結構。

該半導體器件結構進一步包括：形成在所述襯底和所述硅層之間的氧化物層，其中，所述金屬環形成在所述氧化物層中。

該半導體器件結構進一步包括：形成在所述氧化物層上的介電層，其中，所述晶體管形成在所述介電層中。

其中，穿過所述介電層形成所述金屬環。

其中，所述金屬環具有連續的結構或非連續的結構。

其中，所述金屬環包括鎢(W)、鎢合金、銅(Cu)、銅合金、鋁(Al)、鋁合金或鋁銅合金(AlCu)。

其中，所述金屬環具有的寬度在約0.1μm到約1μm的范圍內。

該半導體器件結構進一步包括：形成在所述襯底的器件區處的接觸結構，其中，所述接觸結構電連接至所述晶體管。

其中，所述接觸結構和所述金屬環由相同的材料制成。

此外，還提供了一種半導體器件結構，包括：絕緣體上硅(SOI)襯底；硅層，形成在所述SOI襯底上；晶體管，形成在所述硅層上；層間介電(ILD)層，形成在所述晶體管和所述硅層上；以及金屬環，形成在所述襯底上且穿過所述ILD層和所述硅層，其中，所述金屬環環繞所述晶體管且配置為釋放在所述SOI襯底中積累的電荷。

其中，所述金屬環包括鎢(W)、鎢合金、銅(Cu)、銅合金、鋁(Al)、鋁合金或鋁銅合金(AlCu)。

該半導體器件結構進一步包括：形成在所述ILD層中的接觸結構，其中，所述接觸結構電連接至所述晶體管。

其中，所述接觸結構的頂面與所述金屬環的頂面基本齊平。

此外，還提供了一種形成半導體器件結構的方法，包括：提供襯底，其中，所述襯底具有器件區和邊緣區；在所述襯底上形成硅層；在所述硅層上以及所述器件區處形成晶體管；在所述晶體管上以及所述硅層上形成介電層；

在所述介電層中以及所述器件區處形成接觸結構，其中，所述接觸結構電連接至所述晶體管；以及

在所述邊緣區處形成穿過所述介電層和所述硅層的金屬環，其中，所述金屬環環繞所述晶體管。

其中，形成穿過所述介電層和所述硅層的所述金屬環包括：蝕刻所述介電層和所述硅層的一部分以形成溝槽；以及將導電材料填充到所述溝槽中以形成所述金屬環。

該方法進一步包括：實施平坦化工藝以去除所述導電材料的一部分，使得所述金屬環的頂面與所述介電層的頂面齊平。

其中，所述接觸結構和所述金屬環同時形成。

該方法進一步包括：形成介于所述襯底和所述硅層之間的氧化物層。

其中，形成所述金屬環包括：形成連續的金屬環或非連續的金屬環，其中，所述非連續的金屬環被布置為陣列。

附圖說明

為了更全面地理解說明的實施例及其優勢，現將結合附圖所進行的以下描述作為參考，其中：