[發明專利]磁柵導軌拼接及全長故障檢測儀有效
| 申請號: | 201410266977.8 | 申請日: | 2014-06-16 |
| 公開(公告)號: | CN104020217B | 公開(公告)日: | 2017-01-11 |
| 發明(設計)人: | 谷文韜;李芳;陳琳;趙權年;丁力;杜國鋒;王新生 | 申請(專利權)人: | 西北工業大學 |
| 主分類號: | G01N27/72 | 分類號: | G01N27/72;G01D21/00 |
| 代理公司: | 西北工業大學專利中心61204 | 代理人: | 陳星 |
| 地址: | 710072 *** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 導軌 拼接 全長 故障 檢測 | ||
1.一種磁柵導軌拼接及全長故障檢測儀,其特征在于:包括信號輸入單元、輸入前端處理單元、A/D轉換單元、CPLD單元、DSP單元、時鐘生成單元、系統電源單元以及TFT液晶顯示單元;
信號輸入單元輸入雙磁柵讀數頭的A相、B相、Z相信號,A相、B相信號為相位差為π/2的正弦信號,Z相信號為方波信號,雙磁柵讀數頭分為1號磁柵讀數頭和2號磁柵讀數頭,其中1號磁柵讀數頭A相信號和2號磁柵讀數頭的A相信號為第一組信號,1號磁柵讀數頭A相信號和1號磁柵讀數頭B相信號為第二組信號,1號磁柵讀數頭Z相信號為第三組信號;
輸入前端處理單元分為三部分分別對信號輸入單元的三組信號進行處理,輸入前端處理單元第一部分由差動放大電路、抗混疊濾波電路、單端轉差分電路組成,對于第一組信號,首先由差動放大電路將信號放大至A/D采樣范圍內,然后對信號進行抗混疊低通濾波處理,以滿足乃奎斯特采樣定理,最后由單端轉差分電路將信號輸入至A/D轉換單元;輸入前端處理單元第二部分由一階RC濾波電路、方波轉換電路、電平匹配電路組成,對于第二組信號,首先經一階RC濾波電路濾除高頻諧波;再經方波轉換電路將正弦信號轉換成TTL電平;最后由電平匹配電路將TTL電平轉換為數字信號,輸入至CPLD單元;輸入前端處理單元第三部分由差動放大電路、電平匹配電路組成,對于第二組信號,首先由差動放大電路放大,再經電平轉換電路轉換為數字信號,輸入至CPLD單元;
A/D轉換單元由雙通道同步采樣A/D轉換芯片及其外圍電路組成,對輸入前端處理單元第一部分的輸出信號進行雙通道同步高速采樣,實現模數轉換后數據輸出至DSP單元;
CPLD單元對輸入前端處理單元第二部分的輸出信號依次進行鑒相細分、可逆計數、數據鎖存后輸出至DSP單元進行讀取處理;CPLD單元對輸入前端處理單元第三部分的輸出信號依次進行可逆計數和數據鎖存后輸出至DSP單元進行讀取處理;
DSP單元對A/D轉換單元的輸入信號完成幅值頻率檢測、失真度檢測、相位差檢測,對CPLD單元中數據鎖存后的輸出信號進行導軌故障檢測;DSP單元的輸出信號至TFT液晶顯示單元顯示;
TFT液晶顯示單元實時顯示信號幅值、頻率、失真度、相位差、計數值、導軌故障位置;
時鐘生成單元為CPLD單元和DSP單元提供時鐘信號;
系統電源單元由外部電源適配器提供電源,并將提供的電源轉換為相應的適合電源提供給其他各單元。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西北工業大學,未經西北工業大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410266977.8/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種安全的傳輸貨物系統
- 下一篇:薄片狀導電填料





