[發明專利]一種SWP協議中CLF芯片接口電路

有效

• 申請號: 201410266766.4
• 申請日: 2014-06-16
• 公開（公告）號: CN104091192A
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 余國義;鄧業磊;鄒雪城;鄭朝霞;彭康康;廖煒
• 申請（專利權）人: 華中科技大學
• 主分類號: G06K19/077
• 分類號: G06K19/077;H04B5/00
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春

1.一種SWP協議中CLF芯片接口電路，其特征在于，包括輸入整形模塊(1)，輸出負載調制模塊(2)，電流采樣模塊(3)和輸出整形模塊(4)：

所述輸入整形模塊(1)的輸入端用于連接CLF芯片輸出的電壓調制信號，所述輸出負載調制模塊(2)的輸入端與所述輸入整形模塊(1)的輸出端連接，所述輸出負載調制模塊(2)的輸出端用于與UICC芯片的C6引腳連接；

所述電流采樣模塊(3)的輸入端與UICC芯片的C6引腳相連；所述輸出整形模塊(4)的輸入端連接至所述電流采樣模塊(3)的輸出端，所述輸出整形模塊(4)的輸出端用于輸出電流調制信號給CLF芯片。

2.如權利要求1所述的接口電路，其特征在于，所述負載調制模塊(2)包括反相器I3、PMOS管MP1和NMOS管MN1；

所述MP1的源極連接電源VCC，所述MP1的柵極與所述MN1的柵極連接后與所述反相器I3的輸出端連接；所述MN1的源極接地，所述MN1的漏極與所述MP1的漏極連接后作為所述負載調制模塊(2)的輸出端；所述反相器I3的輸入端作為所述負載調制模塊(2)的輸入端。

3.如權利要求1所述的接口電路，其特征在于，所述電流采樣模塊(3)包括開關管(31)、比例管(32)、放大器(33)和采樣輸出電路(34)；

所述開關管(31)的第一端連接UICC芯片的C6引腳，所述開關管(31)的第二端連接Y點，所述開關管(31)的控制端連接點；所述比例管(32)連接所述放大器(33)的X點和Y點；所述采樣輸出電路(34)連接所述放大器(33)的X點和Y點；

其中X點為放大器(33)的第一輸入端、Y點為放大器(33)的第二輸入端、點為負載調制模塊(2)中反相器I3的輸出端。

4.如權利要求3所述的接口電路，其特征在于，所述開關管(31)為PMOS管MP2，所述MP2的源極作為所述開關管(31)的第一端，所述MP2的漏極作為所述開關管(31)的第二端，所述MP2的柵極作為所述開關管(31)的控制端。

5.如權利要求3或4所述的接口電路，其特征在于，所述比例管(32)包括PMOS管MP3和PMOS管MP4；所述MP3的源極與所述MP4的源極均連接電源VCC，所述MP3的柵極連接至Q點，所述MP3的漏極連接Y點，所述MP4的柵極接地，所述MP4的漏極連接X點；其中Q點為所述輸入整形模塊(1)的輸出端。

6.如權利要求5所述的接口電路，其特征在于，所述MP1、MP3和MP4的寬長比設為M：1∶1；其中(W/L)₁、(W/L)₃、(W/L)₄分別為MP1、MP3、MP4寬長比，M取值為大于1的整數。

7.如權利要求4所述的接口電路，其特征在于，所述放大器(33)包括PMOS管MP5、PMOS管MP6、NMOS管MN2和NMOS管MN3；

所述MP5的源極連接至Y點，所述MP5的漏極與所述MN2的漏極連接，所述MN2的源極接地；

所述MP6的源極連接至X點，所述MP6的漏極連接至所述MN3的漏極，所述MP6的漏極還與其柵極連接；所述MN3的源極接地；所述MP6的柵極與所述MP5的柵極連接，所述MN2的柵極與所述MN3的柵極連接。

8.如權利要求7所述的接口電路，其特征在于，所述采樣輸出電路(34)包括PMOS管MP7、PMOS管MP8和電阻R；

所述MP7的源極連接至X點，所述MP7的柵極連接至所述MP5與所述MN2的連接端；所述MP7的漏極通過所述電阻R接地；所述MP8的柵極連接至所述MP6的漏極，所述MP8的源極連接至Y點，所述MP8的漏極連接至MP7的漏極后作為采樣輸出電路(34)的輸出端。