[發(fā)明專利]一種數(shù)字式多通道模擬信號發(fā)生方法

有效

• 申請?zhí)枺?/td>: 201410264271.8
• 申請日: 2014-06-13
• 公開（公告）號: CN104022782B
• 公開（公告）日: 2017-04-12
• 發(fā)明（設(shè)計(jì)）人: 朱建軍;李海森;陳寶偉;魏玉闊;徐超;周天;杜偉東;魏波
• 申請（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)字式多通道模擬信號發(fā)生方法。

背景技術(shù)

隨著數(shù)字電子器件和數(shù)字信號處理技術(shù)的快速發(fā)展，F(xiàn)PGA、DSP、單片機(jī)、ARM等數(shù)字器件被逐步應(yīng)用于生產(chǎn)和生活的各個(gè)領(lǐng)域。在聲吶、雷達(dá)等多個(gè)領(lǐng)域中，多通道模擬信號發(fā)生器是一個(gè)關(guān)鍵的設(shè)備或系統(tǒng)模塊，特別是相控發(fā)射技術(shù)對具有不同時(shí)延值的高信噪比多通道模擬信號產(chǎn)生提出了高技術(shù)指標(biāo)的要求。

但目前數(shù)字式多通道模擬信號發(fā)生器設(shè)計(jì)存在以下幾個(gè)方面的問題：(1)電路結(jié)構(gòu)不夠優(yōu)化。數(shù)字式模擬信號發(fā)生器多采用“數(shù)字器件+DAC+濾波器”的設(shè)計(jì)方案，但對于多通道模擬信號發(fā)生器來說，隨著通道數(shù)的增加使用DAC(nbits)的數(shù)量將隨之增加，同時(shí)占用數(shù)字器件I/O資源也成倍增加(n×通道數(shù))，對具有多I/O的高性能數(shù)字器件也提出了更高的要求，DAC和數(shù)字器件I/O占用數(shù)量的增加既耗費(fèi)了大量的硬件資源，也增加了研制成本；(2)對濾波器性能指標(biāo)要求高。為了保證高信噪比的模擬信號輸出，需對DAC輸出信號的量化噪聲進(jìn)行高性能濾波處理，這通常要求濾波器過渡帶更加陡峭(階數(shù)足夠高)，而更高階的濾波器意味著電路復(fù)雜度的增加和集成度的下降。(3)信號帶內(nèi)信噪比進(jìn)一步提高受限。由于量化噪聲在頻域是均勻分布的，即便采用更高性能的濾波器也不能去除帶內(nèi)信號與噪聲間的耦合，因此，在產(chǎn)生模擬信號時(shí)，僅采用基于濾波技術(shù)的設(shè)計(jì)方案無法有效提高帶內(nèi)信號信噪比，特別是對于寬帶信號這一問題更為突出。

ΔΣ變換器主要由差分器、積分器、比較器和1位DAC構(gòu)成的反饋結(jié)構(gòu)組成，可將輸入信號與反饋信號之差作積分處理，將積分結(jié)果輸出至比較器，并持續(xù)利用反饋控制使積分器輸出最小，從而使比較器輸出1bit編碼序列(1比特流信號)中的量化噪聲偏向于較高頻域，即實(shí)現(xiàn)了量化噪聲的整形；同時(shí)，由于采用了過采樣技術(shù)，使用低階次的濾波器即可實(shí)現(xiàn)變換器輸出1比特流信號的濾波解碼，得到帶內(nèi)具有高信噪比特性的模擬信號。核心期刊“儀表技術(shù)與傳感器”中發(fā)表文章“基于高階ΔΣ調(diào)制的任意波形發(fā)生器(2011,2:74-80)”提出了采用FPGA和多位ΔΣ調(diào)制器實(shí)現(xiàn)波形發(fā)生器的方案，充分利用了ΔΣ變換器噪聲整形等特性實(shí)現(xiàn)了高信噪比模擬信號的產(chǎn)生，其實(shí)現(xiàn)過程為：通過FPGA內(nèi)部自行計(jì)算或外部提供的方式得到產(chǎn)生波形的離散數(shù)據(jù)序列；經(jīng)過M位ΔΣ調(diào)制器后實(shí)現(xiàn)量化噪聲整形，使大部分噪聲集中到更高的頻段，使頻帶內(nèi)信噪比得到大幅提高；將調(diào)制后數(shù)據(jù)序列存入FPGA的RAM存儲空間；采用循環(huán)讀取地址的方式將存儲空間的每個(gè)數(shù)據(jù)樣本并行地輸出到M位的DAC，轉(zhuǎn)換輸出模擬信號；通過抗混疊濾波器濾波輸出高信噪比的模擬信號。該方案可在降低模擬電路復(fù)雜度及對元器件間匹配要求的情況下實(shí)現(xiàn)高信噪比模擬信號的產(chǎn)生，對于進(jìn)一步提高傳統(tǒng)數(shù)字式信號發(fā)生器輸出模擬信號信噪比具有重要的科學(xué)意義。但由于仍采用了“DAC+濾波器”的設(shè)計(jì)方案將數(shù)字信號轉(zhuǎn)換為模擬信號，在多通道模擬信號產(chǎn)生時(shí)仍未解決傳統(tǒng)數(shù)字式模擬信號發(fā)生器存在的電路結(jié)構(gòu)不夠優(yōu)化、對濾波器性能指標(biāo)要求高、硬件規(guī)模和研制成本隨通道數(shù)增加而增加等問題。

發(fā)明內(nèi)容

本發(fā)明目的在于提供一種數(shù)字式多通道模擬信號發(fā)生方法，具有更優(yōu)化的電路結(jié)構(gòu)，更少的硬件資源，且適用于產(chǎn)生包括單頻信號、線性調(diào)頻(Linear?Frequency?Modulation，LFM)、幅度調(diào)制信號等多種形式的具有數(shù)字信號表達(dá)式的模擬信號。

實(shí)現(xiàn)本發(fā)明目的技術(shù)方案：

一種數(shù)字式多通道模擬信號發(fā)生方法，其特征在于:FPGA產(chǎn)生N路可具有不同時(shí)延的1bit流信號，前述N路信號相應(yīng)依次經(jīng)過N路隔離型驅(qū)動器、N路去偏置電路以及N路濾波器后，輸出N路高信噪比的模擬信號。

FPGA產(chǎn)生N路可具有不同時(shí)延的1bit流信號，通過如下方法實(shí)現(xiàn)，

M個(gè)信號參量輸入至數(shù)字信號計(jì)算模塊，數(shù)字信號計(jì)算模塊計(jì)算獲得與待產(chǎn)生模擬信號相對應(yīng)的數(shù)字信號，前述數(shù)字信號輸入至ΔΣ變換器，ΔΣ變換器產(chǎn)生的1bit流信號經(jīng)過N個(gè)時(shí)延器后由N個(gè)I/O引腳輸出。

ΔΣ變換器可以是一階、二階或多階。

濾波器可以是帶通濾波器或低通濾波器，其截止頻率由信號頻率范圍確定。

本發(fā)明具有的有益效果：