[發(fā)明專利]基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺

在審

• 申請?zhí)枺?/td>: 201410261528.4
• 申請日: 2014-06-12
• 公開（公告）號: CN104008024A
• 公開（公告）日: 2014-08-27
• 發(fā)明（設(shè)計）人: 陶飛;王聰;張霖;鄒孝付;高健
• 申請（專利權(quán)）人: 北京航空航天大學(xué)
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京科迪生專利代理有限責(zé)任公司 11251
• 代理人: 楊學(xué)明;顧煒

技術(shù)領(lǐng)域

本發(fā)明為基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺，屬于電子工程和計算機科學(xué)領(lǐng)域。

背景技術(shù)

目前在實際應(yīng)用中，硬件系統(tǒng)運行過程中存在諸多問題：可能受到外界干擾或系統(tǒng)自身發(fā)生故障；系統(tǒng)體積較大不滿足高集成和小型化的需求；對不同的測試信號需要多種測試設(shè)備進行測量。針對上述問題本發(fā)明采用FPGA動態(tài)可重構(gòu)技術(shù)進行解決。動態(tài)重構(gòu)技術(shù)目前主要是指對于特定結(jié)構(gòu)的FPGA，在一定的控制邏輯的驅(qū)動下，對芯片的全部或部分邏輯資源實現(xiàn)在系統(tǒng)的高速的功能變換和時分復(fù)用。

結(jié)合以上背景技術(shù)，研制基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺。該平臺具備功能特點是：可以通過動態(tài)重構(gòu)提高硬件系統(tǒng)自身運行穩(wěn)定性；提高FPGA芯片資源利用率從而減小實際應(yīng)用中系統(tǒng)的體積；高速的功能變換實現(xiàn)對多種數(shù)據(jù)源信號的采集與測試。

發(fā)明內(nèi)容

本發(fā)明要解決技術(shù)問題是：解決系統(tǒng)受到外界干擾引發(fā)或系統(tǒng)自身發(fā)生的故障；解決系統(tǒng)體積較大不滿足高集成和小型化的需求的問題；解決對不同的測試信號需要多種測試設(shè)備進行測量的問題，實現(xiàn)將多臺測試設(shè)備功能集成到一臺中。

本發(fā)明解決上述技術(shù)問題采用的技術(shù)方案為：一種基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺，主要包括信號采集(模擬)部分、動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分和驗證與演示部分。其中，信號采集(模擬)部分包括信號采集操作面板和信號采集控制模塊兩部分；動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分包括動態(tài)重構(gòu)操作面板和動態(tài)重構(gòu)控制模塊兩部分；驗證與演示部分包括驗證與演示顯示區(qū)和驗證顯示控制模塊兩部分。

信號采集(模擬)部分主要實現(xiàn)模擬故障信號的產(chǎn)生與注入，動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分可以加載相應(yīng)運算功能，并按照信號采集(模擬)部分輸入的信號控制運算的過程，并將實際運行的結(jié)果以及動態(tài)重構(gòu)的過程輸出到驗證與演示部分進行演示驗證。

進一步的，能夠演示驗證基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用過程，選擇全局動態(tài)重構(gòu)和局部動態(tài)重構(gòu)可以確保程序的穩(wěn)定運行以及提高芯片資源的利用率。

本發(fā)明另外提供一種基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺的實現(xiàn)方法，其總體實現(xiàn)步驟如下：

步驟一、動態(tài)重構(gòu)實現(xiàn)方法選擇

首先開展基于FPGA的SoC系統(tǒng)的動態(tài)重構(gòu)實現(xiàn)方法的研究，包括FPGA重構(gòu)基礎(chǔ)，SoC系統(tǒng)動態(tài)重構(gòu)分類，動態(tài)重構(gòu)特性研究等，在此基礎(chǔ)上對動態(tài)重構(gòu)實現(xiàn)方法進行選擇。

步驟二、接口電路設(shè)計

信號采集模塊的核心是接口電路信號采集操作面板部分通過接口電路將控制與輸入信號傳送給動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分。

步驟三、搭建動態(tài)重構(gòu)系統(tǒng)實現(xiàn)環(huán)境

搭建動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分的硬件環(huán)境，利用Xilinx?Virtex-5系列FPGA電路板搭建硬件運行環(huán)境，并能夠?qū)崿F(xiàn)與信號采集(模擬)部分和驗證與演示部分的數(shù)據(jù)通信。

步驟四、基于FPGA動態(tài)重構(gòu)系統(tǒng)實現(xiàn)

編寫動態(tài)重構(gòu)系統(tǒng)的FPGA實現(xiàn)程序，其包括多個模塊的程序設(shè)計：信號檢測模塊設(shè)計、時序控制邏輯設(shè)計和控制模塊設(shè)計等。

步驟五、驗證與演示系統(tǒng)開發(fā)

開發(fā)動態(tài)重構(gòu)技術(shù)應(yīng)用驗證演示原型系統(tǒng)，該系統(tǒng)包括采集信號的實時顯示模塊設(shè)計、信息交互模塊設(shè)計和動態(tài)重構(gòu)控制模塊設(shè)計等。該步驟五屬于動態(tài)重構(gòu)平臺的驗證與演示部分，可以實現(xiàn)動態(tài)重構(gòu)過程的控制與驗證。

進一步的，步驟四和步驟五構(gòu)成了動態(tài)重構(gòu)平臺的動態(tài)重構(gòu)系統(tǒng)實現(xiàn)部分。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于：

(1)本發(fā)明采用基于FPGA的動態(tài)重構(gòu)方法提高了硬件系統(tǒng)自身運行的穩(wěn)定性。當系統(tǒng)發(fā)生故障時，可以通過全局或局部動態(tài)重構(gòu)實現(xiàn)FPGA芯片邏輯資源的重新配置以解決相應(yīng)故障。

(2)本發(fā)明搭建了一個基于FPGA的動態(tài)重構(gòu)應(yīng)用平臺。平臺通過動態(tài)重構(gòu)方法實現(xiàn)高速的功能變換和資源分時復(fù)用，大大提高芯片資源的利用率，從而實現(xiàn)將多臺設(shè)備的功能集成到一臺設(shè)備中，進而減小功耗與設(shè)備的體積。同時，平臺本身具有多種外設(shè)接口，可與其他設(shè)備進行互聯(lián)與數(shù)據(jù)通信，可以實現(xiàn)數(shù)據(jù)的實時采集，從而具有很好的可擴展性。

附圖說明

圖1為本發(fā)明基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺內(nèi)部結(jié)構(gòu)設(shè)計圖；

圖2為本發(fā)明基于FPGA的動態(tài)重構(gòu)技術(shù)應(yīng)用平臺的實物示意圖；

圖3為本發(fā)明操作面板詳細說明示意圖；