[發(fā)明專利]一種嵌入式鍺硅應變PMOS器件結構的制作方法

在審

• 申請?zhí)枺?/td>: 201410260761.0
• 申請日: 2014-06-12
• 公開（公告）號: CN104008977A
• 公開（公告）日: 2014-08-27
• 發(fā)明（設計）人: 曾紹海;李銘;左青云
• 申請（專利權）人: 上海集成電路研發(fā)中心有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/20
• 代理公司: 上海天辰知識產(chǎn)權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發(fā)明涉及集成電路工藝制造技術領域，更具體地，涉及一種用于制作嵌入式鍺硅應變PMOS器件結構的方法。

背景技術

隨著超大型集成電路尺寸的微縮化持續(xù)發(fā)展，電路元件的尺寸越來越小且操作的速度越來越快，如何改善電路元件的驅(qū)動電流顯得日益重要。

在CMOS器件的制造技術中，常規(guī)上是將P型金屬氧化物半導體場效應(PMOS)和N型金屬氧化物半導體場效應(NMOS)分開處理的。例如，在PMOS器件的制造工藝中采用具有壓應力的材料，而在NMOS器件中采用具有張應力的材料，以向溝道區(qū)施加適當?shù)膽Γ瑥亩岣咻d流子的遷移率。其中，嵌入鍺硅技術(eSiGe)通過在PMOS晶體管的源漏(S/D)區(qū)形成鍺硅(SiGe)應力層、能夠提高溝道空穴的遷移率而成為PMOS應力工程的主要技術之一。

然而，在外延生長和其他集成工藝過程中應用嵌入鍺硅技術時，在SiGe/Si界面處會產(chǎn)生缺陷，尤其是當SiGe應力層中的Ge原子百分含量較高時。現(xiàn)有技術的方法是在Si襯底上直接淀積SiGe層，由于Si-Ge化學鍵具有比Si-Si化學鍵更大的晶格常數(shù)，因此，在SiGe/Si界面處會產(chǎn)生較大的應力聚集，這樣生長薄膜線位錯密度極高。同時，源漏(S/D)形貌對應用嵌入鍺硅技術時的影響也很大，這是由于SiGe薄膜在不同晶向上的生長機理有所不同。SiGe在源漏的側壁的晶向是(110)晶向，在源漏的底部是(001)晶向，而在(110)晶向方向的成核速率要大于在(001)晶向方向的速率。因此，在(110)晶向方向的SiGe平整度會比較粗糙，從而導致整個SiGe膜的缺陷較多。

上述這些缺陷將會使溝道內(nèi)的應力減弱，從而影響PMOS晶體管的性能。而且，這些缺陷還會使源漏區(qū)與N阱或襯底之間的PN結漏電流增加，從而使PMOS晶體管的性能進一步地惡化。

目前，控制上述缺陷的主要手段是控制SiGe中Ge的含量以及優(yōu)化外延工藝。其中，雖然減少Ge的含量能降低缺陷，但也會使形成的鍺硅應力層對溝道區(qū)施加的應力隨之減少，從而不能達到提高空穴遷移率的效果；而優(yōu)化外延工藝在減少缺陷方面的效果也很有限。

因此，在現(xiàn)有的鍺硅外延生長技術中，在控制SiGe/Si界面處缺陷生成的同時，無法保證形成的鍺硅應力層對PMOS器件的溝道區(qū)施加的應力免受不利影響。鑒于以上原因，急需開發(fā)一種用于制作嵌入式鍺硅應變PMOS器件結構的方法，以解決上述問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術存在的上述缺陷，提供一種新的嵌入式鍺硅應變PMOS器件結構的制作方法，通過在對PMOS源漏凹槽區(qū)域采用選擇性外延生長SiGe前，先對源漏凹槽區(qū)域進行金屬Ge的注入，并通過退火使Ge和襯底的Si形成SiGe合金，然后，再以SiGe合金作為襯底，在其上采用選擇性外延的方法繼續(xù)生長應變SiGe層，從而避免了在外延生長SiGe時和襯底硅的直接接觸，抑制了在SiGe/Si界面處形成缺陷。

為實現(xiàn)上述目的，本發(fā)明的技術方案如下：

一種嵌入式鍺硅應變PMOS器件結構的制作方法，其特征在于，包括：

提供一半導體襯底，所述半導體襯底上具有柵極層和側墻，所述半導體襯底上形成有PMOS源漏凹槽；首先，用光刻膠覆蓋除PMOS源漏凹槽區(qū)域之外的其他區(qū)域，然后，對PMOS源漏凹槽區(qū)域進行鍺的注入；接著，去除光刻膠并進行退火，以形成應變SiGe合金層；最后，在PMOS源漏凹槽區(qū)域繼續(xù)生長應變SiGe層。

進一步地，所述源漏凹槽通過在半導體襯底上采用干法刻蝕形成。

進一步地，采用離子注入工藝進行所述鍺的注入。

進一步地，所述鍺的注入時的注入劑量為1E12～1E13/cm²，注入能量為30～80KeV。

進一步地，所述退火時的退火溫度為700～900℃，退火時間為20～35秒。

進一步地，采用選擇性外延工藝在PMOS源漏凹槽區(qū)域繼續(xù)淀積生長應變SiGe層。

進一步地，所述選擇性外延的反應氣體為二氯氫硅、鍺烷和氫氣的混合氣體。

進一步地，所述選擇性外延的工藝溫度是600～750℃。

進一步地，在PMOS源漏凹槽區(qū)域采用選擇性外延工藝繼續(xù)淀積生長應變SiGe層，直至填滿所述源漏凹槽。