[發(fā)明專利]電流控制電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410257040.4
• 申請(qǐng)日: 2014-06-11
• 公開（公告）號(hào): CN105204560A
• 公開（公告）日: 2015-12-30
• 發(fā)明（設(shè)計(jì)）人: 趙迪
• 申請(qǐng)（專利權(quán)）人: 鄭州市晉源機(jī)電設(shè)備工程有限公司
• 主分類號(hào): G05F1/46
• 分類號(hào): G05F1/46
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種電流控制電路。

背景技術(shù)

在一些控制領(lǐng)域，對(duì)電路的電流要求波動(dòng)小，穩(wěn)定性好，可控范圍大?，F(xiàn)有技術(shù)的電流控制電路一般是存在結(jié)構(gòu)復(fù)雜，電路太大，適用范圍窄，電流穩(wěn)定性差，輸出電流的波動(dòng)性大，滿足不了一些對(duì)電流高要求的需求，因此，改變電流控制電路進(jìn)行優(yōu)化設(shè)計(jì)和改進(jìn)，滿足實(shí)際需求，成為擺在領(lǐng)域技術(shù)人員面前必須解決的問題。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明目的在于：針對(duì)上述存在的問題，提供一種電流控制電路，包括第一斜坡補(bǔ)償電路和第二斜坡補(bǔ)償電路，還包括PMOS管Q1～Q3、NMOS管Q4～Q7、電阻R1和R2以及恒流源；PMOS管Q1的漏極接NMOS管Q4的柵極和恒流源的一端，源極接NMOS管Q4的漏極、PMOS管Q2和Q3的源極、電壓源VCC，柵極接PMOS管Q2和Q3的柵極、PMOS管Q2的漏極和NMOS管Q5的漏極；電阻R1和R2串聯(lián)后一端接地，另一端接NMOS管Q5的源極；NMOS管Q4的源極接電阻R1和R2的公共端；NMOS管Q6的漏極接PMOS管Q3的漏極、NMOS管Q6的柵極和NMOS管Q7的柵極，源極接地；恒流源的另一端接地；NMOS管Q7的另一端接地；第一斜坡補(bǔ)償電路的斜坡補(bǔ)償電流I1接NMOS管Q5的源極，第二斜坡補(bǔ)償電路的斜坡補(bǔ)償電流I3接PMOS管Q1的漏極。

綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是：有益效果：電路結(jié)構(gòu)簡(jiǎn)單，電流輸出精度高，電流輸出范圍廣，輸出電流穩(wěn)定。

附圖說明

圖1是本發(fā)明一種電流控制電路的原理圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明作詳細(xì)的說明。

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖1所示，是本發(fā)明一種電流控制電路的原理圖。一種電流控制電路，包括第一斜坡補(bǔ)償電路和第二斜坡補(bǔ)償電路，還包括PMOS管Q1～Q3、NMOS管Q4～Q7、電阻R1和R2以及恒流源；PMOS管Q1的漏極接NMOS管Q4的柵極和恒流源的一端，源極接NMOS管Q4的漏極、PMOS管Q2和Q3的源極、電壓源VCC，柵極接PMOS管Q2和Q3的柵極、PMOS管Q2的漏極和NMOS管Q5的漏極；電阻R1和R2串聯(lián)后一端接地，另一端接NMOS管Q5的源極；NMOS管Q4的源極接電阻R1和R2的公共端；NMOS管Q6的漏極接PMOS管Q3的漏極、NMOS管Q6的柵極和NMOS管Q7的柵極，源極接地；恒流源的另一端接地；NMOS管Q7的另一端接地；第一斜坡補(bǔ)償電路的斜坡補(bǔ)償電流I1接NMOS管Q5的源極，第二斜坡補(bǔ)償電路的斜坡補(bǔ)償電流I3接PMOS管Q1的漏極。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。