[發明專利]半導體器件及方法

有效

• 申請號: 201410256010.1
• 申請日: 2014-06-10
• 公開（公告）號: CN104979334B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 蔡承佑;魏琮商;林育生;邱文智;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/31;H01L21/98
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

本發明提供了半導體器件及其制造方法。根據實施例，第一半導體管芯和第二半導體管芯接合至第一襯底。在第一半導體管芯和第二半導體管芯的上方并且在它們之間形成保護蓋。將密封劑布置在保護蓋的上方，并且去除密封劑的部分以露出保護蓋，或者可選地露出第一半導體器件和第二半導體器件。然后，第一襯底可接合至第二襯底。

技術領域

本發明一般地涉及半導體技術領域，更具體地，涉及半導體器件及方法。

背景技術

由于各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成度的不斷改善，半導體工業已經歷了快速的發展。在多數情況下，集成度的這種改善來自于最小部件尺寸的不斷減小(例如，朝著小于20nm節點縮小半導體工藝節點)，從而允許更多的部件集成在給定的區域內。近年來，隨著對微型化、更高的速度、更大的帶寬以及更低的功耗和延遲的需求增長，對半導體管芯的更小和更具創造性的封裝技術的需要也增長。

隨著半導體技術進一步發展，作為有效替代品出現了堆疊的和接合的半導體器件以進一步減小半導體器件的物理尺寸。在堆疊的半導體器件中，將有源電路(諸如，邏輯電路、存儲器電路以及處理器電路等)至少部分地制造在單獨的襯底上，然后使它們物理接合和電接合在一起以形成功能器件。這種接合工藝應用尖端技術，并且期望得到改善。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體器件，包括：第一半導體器件，接合至第一襯底的第一面，所述第一半導體器件包括第一側壁；第二半導體器件，接合至所述第一襯底的第一面，所述第二半導體器件包括第二側壁；導電保護蓋，與所述第一側壁、所述第二側壁以及所述第一襯底物理接觸；以及密封劑，介于所述第一半導體器件和所述第二半導體器件之間，所述密封劑位于所述導電保護蓋的至少一部分的上方。

在該半導體器件中，所述第一半導體器件具有背離所述第一襯底的第一表面，所述導電保護蓋具有與所述第一表面平齊的頂面。

在該半導體器件中，所述第一半導體器件具有背離所述第一襯底的第一表面，所述導電保護蓋覆蓋所述第一表面。

該半導體器件還包括：第二襯底，在與所述第一半導體器件相對的面上接合至所述第一襯底。

在該半導體器件中，所述保護蓋是鈦。

在該半導體器件中，所述保護蓋是鋁。

在該半導體器件中，所述保護蓋從所述第一側壁延伸至所述第二側壁。

根據本發明的另一方面，提供了一種半導體器件，包括：第一半導體管芯，與第二半導體管芯橫向分離開；導電層，從所述第一半導體管芯的側壁延伸至所述第二半導體管芯的側壁，其中，所述導電層覆蓋所述第一半導體管芯的側壁和所述第二半導體管芯的側壁；密封劑，位于所述導電層的上方并且介于所述第一半導體管芯和所述第二半導體管芯之間；第一襯底，接合至所述第一半導體管芯和所述第二半導體管芯；以及第二襯底，與所述第一半導體管芯相對地接合至所述第一襯底。

在該半導體器件中，所述導電層包括鈦。

在該半導體器件中，所述導電層包括鋁。

在該半導體器件中，所述導電層包括復合層。

在該半導體器件中，所述導電層沒有延伸到所述第一半導體管芯的上方。

在該半導體器件中，所述導電層具有第一頂面，所述密封劑具有第二頂面，并且所述第一半導體管芯具有第三頂面，其中，所述第一頂面、所述第二頂面和所述第三頂面相互平齊。

在該半導體器件中，所述導電層具有第一頂面，所述密封劑具有第二頂面，并且所述第一半導體管芯具有第三頂面，其中，所述第一頂面和所述第二頂面相互平齊，但不與所述第三頂面平齊。