[發明專利]一種多奈奎斯特域數模轉換器

有效

• 申請號: 201410243495.0
• 申請日: 2014-06-03
• 公開（公告）號: CN104009759B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 李曉鵬;張有濤;張敏
• 申請（專利權）人: 南京國博電子有限公司;中國電子科技集團公司第五十五研究所
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 江蘇永衡昭輝律師事務所32250
• 代理人: 王斌

1.一種多奈奎斯特域數模轉換器，其特征在于，包括依次連接的K:1LVDS并串轉換器、編碼器、集成歸零控制的鎖存器和基于R-2R梯形網絡的數模轉換器核心單元，其中：

所述的K:1LVDS并串轉換器是一個集成LVDS接收器的N通道K:1并串轉換器，用于將輸入的N*K位低速數據轉換成N位高速數據，由時鐘控制向所述的編碼器輸出高(N-M)位二進制格式數據，同時將低M位二進制格式數據輸出到所述的帶有歸零控制的鎖存器；其中，N、K、M均是自然數；

所述的編碼器，用于將高(N-M)位二進制格式數據編碼成2^(N-M)-1位溫度碼格式數據，并輸出給所述的帶有歸零控制的鎖存器；

所述的帶有歸零控制結構的鎖存器，由歸零控制電路與鎖存單元集成，用于鎖存輸入的M位二進制格式數據和2^(N-M)-1位溫度碼格式數據，并在模式控制輸入信號的控制下，產生對應的2^(N-M)+M-1位歸零開關控制碼和非歸零開關控制碼，輸出給所述的基于R-2R梯形網絡的數模轉換器核心單元；

所述的基于R-2R梯形網絡的數模轉換器核心單元，根據開關控制碼的邏輯高或低，控制對應的電流源開關打開或關閉，低M位單位電流源經過R-2R梯形網絡，實現電流加權流入數模轉換器輸出節點，高2^(N-M)-1位單位電流源由溫度碼格式數據直接控制，流入數模轉換器輸出節點；輸出節點上的總電流經過一個電阻轉換成電壓信號，該電壓信號的幅值為整個多奈奎斯特域數模轉換器的輸出信號，與輸入的N*K位低速數據一一對應。

2.根據權利要求1所述的一種多奈奎斯特域數模轉換器，其特征在于，所述K:1LVDS并串轉換器為N通道K:1并串轉換器，對于每個通道的并串轉換器，包括K個并串轉換單元，一個分頻器和一個與非門；其中，分頻器和與非門用以產生工作所需的寫入時鐘，在該寫入時鐘的作用下，每個并串轉換單元同步寫入并行輸入的K組數據，隨后在讀時鐘的作用下依次輸出，實現低速數據的復接功能。

3.根據權利要求1所述的一種多奈奎斯特域數模轉換器，其特征在于，所述集成歸零控制的鎖存器，包括第一至第三電阻、第一至第十一晶體管、數據輸入(DI)、時鐘輸入(CK)、偏置電壓(VC)、模式選擇控制輸入(MS)；

其中，第一晶體管(Q1)和第二晶體管(Q2)的基極分別連接到數據輸入(DI)的差分端，構成數據輸入差分對管；第一晶體管(Q1)的集電極分別與第一電阻(R1)的一端、第五晶體管(Q5)的集電極、第六晶體管(Q6)的基極、第八晶體管(Q8)的集電極連接，第一晶體管(Q1)的發射極和第二晶體管(Q2)的發射極分別與第三晶體管(Q3)的集電極相連；第二晶體管(Q2)的集電極分別與第五晶體管(Q5)的基極、第六晶體管(Q6)的集電極、第七晶體管(Q7)的集電極、第二電阻(R2)的一端連接；第一電阻(R1)的另一端、第二電阻(R2)的另一端分別與第八晶體管(Q8)的基極連接后接地；

第三晶體管(Q3)和第四晶體管(Q4)的基極分別連接到時鐘輸入(CK)的差分端，構成時鐘輸入差分對管；第三晶體管(Q3)和第四晶體管(Q4)的發射極均連接至第十一晶體管(Q11)的集電極；第十一晶體管(Q11)的基極為偏置電壓輸入端，第十一晶體管(Q11)的發射極與第三電阻(R3)串接后接地；

第五晶體管(Q5)和第六晶體管(Q6)的發射極分別連接至第九晶體管(Q9)的集電極，構成交叉耦合結構；

第七晶體管(Q7)的基極是偏置電壓(VC)的輸入端，第七晶體管(Q7)和第八晶體管(Q8)的發射極分別連接至第十晶體管(Q10)的集電極，構成復位歸零結構；

第九晶體管(Q9)和第十晶體管(Q10)的基極分別連接到模式選擇控制輸入(MS)的差分段，第九晶體管(Q9)和第十晶體管(Q10)的發射極分別連接到第四晶體管(Q4)的集電極，實現鐘控模式選擇；

當時鐘CK為邏輯“高”時，差分數據(DI)由第一晶體管(Q1)和第二晶體管(Q2)的基極輸入，當時鐘(CK)為邏輯“低”時，第五至第十(Q5～Q10)晶體管在模式選擇信號(MS)控制下，完成數據鎖存或信號歸零；當MS為邏輯“高”時，第五晶體管(Q5)和第六晶體管(Q6)通過交叉耦合的輸入輸出實現數據鎖存，當MS為邏輯“低”時，第七晶體管(Q7)和第八晶體管(Q8)實現數據歸零。