[發(fā)明專利]一種半導體器件及其制作方法和電子裝置有效
| 申請?zhí)枺?/td> | 201410243258.4 | 申請日: | 2014-06-03 |
| 公開(公告)號: | CN105236347B | 公開(公告)日: | 2017-04-05 |
| 發(fā)明(設計)人: | 張先明;伏廣才 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | B81C1/00 | 分類號: | B81C1/00;B81B7/02;G01L9/00;G01L1/00 |
| 代理公司: | 北京市磐華律師事務所11336 | 代理人: | 董巍,高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 半導體器件 及其 制作方法 電子 裝置 | ||
1.一種半導體器件的制作方法,包括:
提供基底,所述基底上形成有層間介電層,所述層間介電層中形成有底部電極;
在所述底部電極上方形成犧牲層;
在所述犧牲層和部分所述層間介電層上形成第一頂部電極層;
在所述第一頂部電極層上沉積形成第二頂部電極層;
刻蝕所述第一頂部電極層和所述第二頂部電極層,以形成開口暴露部分所述犧牲層;
去除所述犧牲層,以形成壓力傳感器空腔;
在所述第二頂部電極層上形成覆蓋層,以填充所述開口;
對所述覆蓋層進行第一刻蝕,停止于所述第二頂部電極層上;
對暴露出的所述第二頂部電極層進行第二刻蝕,以形成溝槽暴
露部分所述第一頂部電極層。
2.根據權利要求1所述的方法,其特征在于,所述第一頂部電極層的材料為鍺硅。
3.根據權利要求1所述的方法,其特征在于,所述第一頂部電極層的厚度范圍為200nm~600nm。
4.根據權利要求1所述的方法,其特征在于,所述第二頂部電極層自下而上包括金屬層和金屬氮化物層的兩層結構。
5.根據權利要求4所述的方法,其特征在于,所述金屬層的材料為Ti,所述金屬氮化物層的材料為TiN。
6.根據權利要求5所述的方法,其特征在于,在沉積所述TiN時,保持氬氣和氮氣的流量比值范圍在50:5到50:50之間。
7.根據權利要求5所述的方法,其特征在于,所述金屬層的厚度范圍為0~40nm,所述金屬氮化物層的厚度范圍為20~80nm。
8.根據權利要求1所述的方法,其特征在于,所述第一刻蝕具有所述覆蓋層對所述第二頂部電極層的高刻蝕選擇比。
9.根據權利要求1所述的方法,其特征在于,所述第二刻蝕具有所述第二頂部電極層對所述第一頂部電極層的高刻蝕選擇比。
10.根據權利要求1所述的方法,其特征在于,所述覆蓋層的材料為氮化硅。
11.根據權利要求1所述的方法,其特征在于,所述基底中形成有CMOS器件。
12.一種半導體器件,包括:
基底;
位于所述基底上的層間介電層;
位于所述層間介電層內的壓力傳感器底部電極;
位于所述底部電極上方的壓力傳感器空腔;
位于所述壓力傳感器空腔上方并覆蓋部分所述層間介電層的第一頂部電極層;
位于所述第一頂部電極層上方的第二頂部電極層;
位于所述第二頂部電極層上方的覆蓋層,其中所述覆蓋層和所述第二頂部電極層中還形成有溝槽,暴露部分所述第一頂部電極層。
13.根據權利要求12所述的器件,其特征在于,所述第一頂部電極層的材料為鍺硅。
14.根據權利要求12所述的器件,其特征在于,所述第一頂部電極層的厚度范圍為200nm~600nm。
15.根據權利要求12所述的器件,其特征在于,所述第二頂部電極層為自下而上的金屬層和金屬氮化物層的兩層結構。
16.根據權利要求15所述的器件,其特征在于,所述金屬層的材料為Ti,所述金屬氮化物層的材料為TiN。
17.根據權利要求16所述的器件,其特征在于,所述金屬層的厚度范圍為0~40nm,所述金屬氮化物層的厚度范圍為20~80nm。
18.根據權利要求12所述的器件,其特征在于,所述覆蓋層的材料為氮化硅。
19.一種電子裝置,其包括權利要求12-18中任一項所述的半導體器件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410243258.4/1.html,轉載請聲明來源鉆瓜專利網。





