[發(fā)明專(zhuān)利]一種基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201410243251.2
• 申請(qǐng)日: 2014-06-03
• 公開(kāi)（公告）號(hào): CN103997393A
• 公開(kāi)（公告）日: 2014-08-20
• 發(fā)明（設(shè)計(jì)）人: 范紅;劉方亮;唐俊;曹愛(ài)玲;楊鑫;許武軍
• 申請(qǐng)（專(zhuān)利權(quán)）人: 東華大學(xué)
• 主分類(lèi)號(hào): H04L1/00
• 分類(lèi)號(hào): H04L1/00;H04L27/26;H04L25/03
• 代理公司: 上海泰能知識(shí)產(chǎn)權(quán)代理事務(wù)所 31233
• 代理人: 宋纓;孫健

1.一種基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)，包括發(fā)射端和接收端，所述發(fā)射端將原始數(shù)據(jù)分成若干序列，并調(diào)制不同的子載波，在充分地利用頻率資源的前提下，把多個(gè)子載波疊加起來(lái)發(fā)射出去；所述接收端恢復(fù)出多個(gè)載波，并將每個(gè)子載波的數(shù)據(jù)解調(diào)出來(lái)，其特征在于，所述發(fā)射端包括時(shí)鐘生成模塊、長(zhǎng)短序列生成模塊、快速傅里葉逆變換模塊和循環(huán)前綴與峰值加窗處理模塊；所述時(shí)鐘生成模塊用于生成時(shí)鐘信號(hào)；所述長(zhǎng)短序列生成模塊用于形成長(zhǎng)訓(xùn)練序列和短訓(xùn)練序列；所述快速傅里葉逆變換模塊調(diào)用FPGA提供的IP核實(shí)現(xiàn)；所述循環(huán)前綴與峰值加窗處理模塊中循環(huán)前綴處理為在計(jì)算出快速傅立葉逆變換樣值后，將一個(gè)循環(huán)前綴加到樣值前，形成一個(gè)循環(huán)的OFDM信號(hào)，峰值加窗處理為選擇非線(xiàn)性的矩形窗函數(shù)與信號(hào)進(jìn)行相乘。

2.根據(jù)權(quán)利要求1所述的基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)，其特征在于，所述發(fā)射端還包括數(shù)據(jù)符號(hào)調(diào)制模塊，所述數(shù)據(jù)符號(hào)調(diào)制模塊將16QAM調(diào)制融入到信號(hào)預(yù)處理中，并將獨(dú)立的兩路基帶信號(hào)同時(shí)進(jìn)行調(diào)制。

3.根據(jù)權(quán)利要求1所述的基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)，其特征在于，所述接收端設(shè)定一個(gè)采樣時(shí)鐘值，當(dāng)計(jì)算導(dǎo)頻的相位偏差大于采樣時(shí)鐘值時(shí)舍棄數(shù)據(jù)，依據(jù)臨近數(shù)據(jù)完成偏差的近似補(bǔ)償。

4.根據(jù)權(quán)利要求1所述的基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)，其特征在于，所述短訓(xùn)練序列用于進(jìn)行信號(hào)檢測(cè)，自動(dòng)增益控制，符號(hào)定時(shí)和粗頻率偏差估計(jì)；所述長(zhǎng)訓(xùn)練序列用于精確的頻率偏差估計(jì)和信道估計(jì)。

5.根據(jù)權(quán)利要求1所述的基于FPGA可重構(gòu)的OFDM信噪比增強(qiáng)系統(tǒng)，其特征在于，所述時(shí)鐘生成模塊用FPGA提供的高性能時(shí)鐘管理模塊生成時(shí)鐘信號(hào)。