[發(fā)明專利]基于FPGA的DC/DC轉(zhuǎn)換器預(yù)測控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410242458.8
• 申請(qǐng)日: 2014-06-03
• 公開（公告）號(hào): CN104038055B
• 公開（公告）日: 2017-07-07
• 發(fā)明（設(shè)計(jì)）人: 張立炎;周澤;覃國安;全書海;曾晨;陳啟宏;龍容;謝長君;黃亮;石英
• 申請(qǐng)（專利權(quán)）人: 武漢理工大學(xué)
• 主分類號(hào): H02M3/10
• 分類號(hào): H02M3/10;G05B19/05
• 代理公司: 武漢開元知識(shí)產(chǎn)權(quán)代理有限公司42104
• 代理人: 潘杰,胡紅林

1.一種基于FPGA的DC/DC轉(zhuǎn)換器預(yù)測控制方法，其特征在于，包括：

根據(jù)DC/DC轉(zhuǎn)換器的模型計(jì)算出相應(yīng)的平均狀態(tài)空間方程，獲得A，B，C，D矩陣；

在MATLAB仿真中，基于所述平均狀態(tài)空間方程模型，通過仿真調(diào)節(jié)求出最優(yōu)的控制權(quán)矩陣P和誤差權(quán)矩陣Q，y_r表示輸出電流或者電壓值的設(shè)定值，u_r是占空比參考值；

并通過下式計(jì)算出預(yù)測控制所需的神經(jīng)網(wǎng)絡(luò)優(yōu)化的矩陣參數(shù)s、t和W，存于FPGA中，

t＝－2Γ^TQy_r－2P^Tu_r

W＝KH^-1K^T和H＝2(Γ^TQΓ+P)

上式中，K是8*8的單位矩陣，Γ和是預(yù)測控制的初始化矩陣，求得DC/DC轉(zhuǎn)換器的輸出電流和電壓的估計(jì)值，再根據(jù)f＝s*x(k)+t計(jì)算出f矩陣，存入所述FPGA相應(yīng)的RAM地址；x(k)代表該時(shí)刻的電流電壓值；

讀控制模塊根據(jù)時(shí)序控制模塊所發(fā)出的信號(hào)讀取相應(yīng)RAM里面的數(shù)據(jù)送入MAC乘加器，并通過下式計(jì)算出q和Px，將計(jì)算的結(jié)果Px進(jìn)行約束處理后,得到Px_f,再次存入RAM，重復(fù)該步驟，直到達(dá)到優(yōu)化次數(shù)，使得λ穩(wěn)定，以此實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)的優(yōu)化運(yùn)算，此時(shí)得到符合預(yù)測控制要求的占空比控制量u；

q＝-K*H^-1*f；

Px＝W*λ+q-λ；

u＝H^-1[K*μ*(Px_f-Wλ-q)dt-f]；

μ是拉格朗日乘子，通過接口單元將計(jì)算得到的占空比控制量u輸出至DC/DC轉(zhuǎn)換器，用于控制DC/DC轉(zhuǎn)換器中IGBT的通斷，實(shí)現(xiàn)對(duì)DC/DC轉(zhuǎn)換器的預(yù)測控制。

2.根據(jù)權(quán)利要求1所述基于FPGA的DC/DC轉(zhuǎn)換器預(yù)測控制方法，其特征在于：通過接口單元將計(jì)算得到的占空比控制量依次傳送給PWM波形輸 出模塊和驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊將PWM波形輸出模塊的0～5v驅(qū)動(dòng)信號(hào)放大至-10～15v，放大后的驅(qū)動(dòng)信號(hào)傳送至輸出至DC/DC轉(zhuǎn)換器。