[發明專利]級電路和使用級電路的掃描驅動器

在審

• 申請號: 201410240897.5
• 申請日: 2014-05-30
• 公開（公告）號: CN104217676A
• 公開（公告）日: 2014-12-17
• 發明（設計）人: 金容載;金東奎;文盛載
• 申請（專利權）人: 三星顯示有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 余朦;楊莘

相關申請的交叉引用

本申請要求于2013年5月31日提交的第10-2013-0062657號韓國專利申請的優先權和權益，該韓國專利申請的全部內容通過引用并入本文。

技術領域

本發明實施方式的一個方面涉及可在有機發光顯示器中使用的級電路和使用級電路的掃描驅動器。

背景技術

最近已經開發了能夠減小陰極射線管重量和體積的各種顯示器。這些顯示器包括液晶顯示器、場發射顯示器、等離子顯示板、有機發光顯示器等。

有機發光顯示器例如包括用于顯示圖像的多個像素，并且包括能夠經由掃描線將掃描信號提供至像素的掃描驅動器。

一般地，掃描驅動器通過掃描信號被逐步提供至掃描線的逐步驅動方法被驅動。然而，最近也使用同時驅動方法，在同時驅動方法中掃描信號根據在由該方法驅動的顯示器中使用的像素電路的類型被同時提供至掃描線。

發明內容

本發明的實施方式提供了級電路和使用級電路的掃描驅動器，該掃描驅動器具有簡單的電路結構并且可被包括逐步驅動方法等的各種方法驅動。

根據本發明一個實施方式的一個方面，提供了一種級電路，其包括：開關單元，被配置為將第一節點選擇性地電聯接至第一輸入端和第二輸入端的其中之一；第一驅動器，聯接至所述第一節點、第二節點、第三節點、第一時鐘端和第二時鐘端；以及第二驅動器，聯接至所述第二節點、所述第三節點、第三時鐘端和公共端，所述第二驅動器被配置為將掃描信號輸出至輸出端。

所述開關單元可包括：第一晶體管，聯接在所述第一輸入端與所述第一節點之間，所述第一晶體管的柵極聯接至第一控制端；以及第二晶體管，聯接在所述第二輸入端與所述第一節點之間，所述第二晶體管的柵極聯接至第二控制端。

在所述第一晶體管處于導通狀態時所述第二晶體管可處于截止狀態，以及在所述第一晶體管處于截止狀態時所述第二晶體管可處于導通狀態。

所述第一驅動器可包括：第三晶體管，聯接在所述第一時鐘端與第四晶體管之間，所述第三晶體管的柵極聯接至所述第二時鐘端；所述第四晶體管，聯接在所述第三晶體管與所述第二節點之間，所述第四晶體管的柵極聯接至所述第一節點；以及第五晶體管，聯接在所述第一節點與所述第三節點之間，所述第五晶體管的柵極聯接至所述第二時鐘端。

所述第一驅動器還可包括：第一輔助晶體管，聯接在所述第三晶體管與所述第四晶體管之間，所述第一輔助晶體管的柵極聯接至所述第二時鐘端；以及第二輔助晶體管，聯接在所述第五晶體管與所述第三節點之間，所述第二輔助晶體管的柵極聯接至所述第二時鐘端。

所述第一驅動器還可包括聯接在所述第二節點與所述第一時鐘端之間的第六晶體管，所述第六晶體管的柵極聯接至所述第一時鐘端。

所述第一驅動器還可包括聯接在所述第六晶體管與所述第二節點之間的第三輔助晶體管，所述第三輔助晶體管的柵極聯接至所述第一時鐘端。

所述第二驅動器可包括：第七晶體管，聯接在所述公共端與所述輸出端之間，所述第七晶體管的柵極聯接至所述第二節點；第八晶體管，聯接在所述輸出端與第九晶體管之間，所述第八晶體管的柵極聯接至所述第二節點；所述第九晶體管，聯接在所述第八晶體管與所述第三節點之間，所述第九晶體管的柵極聯接至所述第三時鐘端；以及第十晶體管，聯接在所述第三時鐘端與所述輸出端之間，所述第十晶體管的柵極聯接至所述第三節點。

所述第二驅動器還可包括聯接在所述第三節點與第一電壓端之間的第十一晶體管，所述第十一晶體管的柵極聯接至所述公共端。

所述第二驅動器還可包括：第一電容器，聯接在所述公共端與所述第二節點之間；以及第二電容器，聯接在所述第三節點與所述輸出端之間。

所述第二驅動器還可包括聯接在所述第十一晶體管與所述第三節點之間的第四輔助晶體管，所述第四輔助晶體管的柵極聯接至所述公共端。

根據本發明另一實施方式的一個方面，提供了一種掃描驅動器，其包括分別聯接至多個掃描線且被配置為將掃描信號提供至所述掃描線的多個級電路，其中每個級電路包括：開關單元，被配置為將第一節點選擇性地電聯接至第一輸入端和第二輸入端中的一個；第一驅動器，聯接至所述第一節點、第二節點、第三節點、第一時鐘端和第二時鐘端；以及第二驅動器，聯接至所述第二節點、所述第三節點、第三時鐘端和公共端，所述第二驅動器被配置為將所述掃描信號輸出至輸出端。

所述開關單元可包括：第一晶體管，聯接在所述第一輸入端與所述第一節點之間，所述第一晶體管的柵極聯接至第一控制端；以及第二晶體管，聯接在所述第二輸入端與所述第一節點之間，所述第二晶體管的柵極聯接至第二控制端。