[發(fā)明專利]一種基于ARM與FPGA的動態(tài)可重構(gòu)嵌入式系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201410240878.2
• 申請日: 2014-05-30
• 公開（公告）號: CN103995939A
• 公開（公告）日: 2014-08-20
• 發(fā)明（設(shè)計）人: 黃以華;韋銘
• 申請（專利權(quán)）人: 廣東順德中山大學(xué)卡內(nèi)基梅隆大學(xué)國際聯(lián)合研究院;中山大學(xué)
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 廣州粵高專利商標(biāo)代理有限公司 44102
• 代理人: 林麗明

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式領(lǐng)域，更具體地，涉及一種基于ARM與FPGA的動態(tài)可重構(gòu)嵌入式系統(tǒng)。

背景技術(shù)

同時使用ARM處理器與FPGA(Field－Programmable?Gate?Array，現(xiàn)場可編程門陣列)的嵌入式系統(tǒng)結(jié)合了兩者的優(yōu)點(diǎn)，在通信，網(wǎng)絡(luò)，多媒體，航空等各個領(lǐng)域的應(yīng)用越來越廣泛。然而，現(xiàn)有的基于ARM與FPGA的嵌入式系統(tǒng)的軟件部分與硬件部分往往結(jié)合太緊密，相互之間并不透明，使得對基于這樣的系統(tǒng)的應(yīng)用的軟硬聯(lián)合開發(fā)與測試流程繁瑣復(fù)雜，效率低下，可拓展性不強(qiáng)，移植到新硬件平臺時需要對軟件代碼與硬件代碼大量修改，代碼的重用率低。另外，現(xiàn)有的基于ARM與FPGA的嵌入式系統(tǒng)無法在系統(tǒng)在線時重構(gòu)，若實(shí)際使用時需求變更，需要對其拆機(jī)才能升級，十分不便。

發(fā)明內(nèi)容

針對現(xiàn)有的基于ARM與FPGA的嵌入式系統(tǒng)存在的問題，本發(fā)明提出了一種基于ARM與FPGA的動態(tài)可重構(gòu)嵌入式系統(tǒng)，當(dāng)該動態(tài)可重構(gòu)嵌入式系統(tǒng)在線時，即可實(shí)現(xiàn)重構(gòu)，無需拆機(jī)升級。

為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

用戶能夠基于本發(fā)明的基于ARM與FPGA的動態(tài)可重構(gòu)嵌入式系統(tǒng)設(shè)計的目標(biāo)設(shè)計；本發(fā)明的動態(tài)可重構(gòu)嵌入式系統(tǒng)主要由ARM子系統(tǒng)與FPGA子系統(tǒng)構(gòu)成，兩個子系統(tǒng)之間通過一個或多個總線互聯(lián)以實(shí)現(xiàn)數(shù)據(jù)信號、控制信號的交換，而ARM子系統(tǒng)可通過其一個重配置程序在線重構(gòu)FPGA子系統(tǒng)，實(shí)現(xiàn)系統(tǒng)的動態(tài)重構(gòu)。

具體的，由ARM子系統(tǒng)與FPGA子系統(tǒng)構(gòu)成；兩個子系統(tǒng)之間通過一個或多個總線互聯(lián)，實(shí)現(xiàn)控制信號、數(shù)據(jù)信號的傳輸；

ARM子系統(tǒng)部分由ARM微處理器、ARM電源電路、ARM復(fù)位電路、ARM時鐘電路、ARM存儲器以及ARM外設(shè)構(gòu)成；

FPGA子系統(tǒng)部分由FPGA、FPGA下載電路、FPGA時鐘電路、FPGA復(fù)位電路、FPGA電源以及FPGA外設(shè)構(gòu)成；

ARM子系統(tǒng)的操作系統(tǒng)下有一個重配置模塊，該重配置模塊以系統(tǒng)調(diào)用的方式將目標(biāo)設(shè)計的硬件部分的比特流文件下載到FPGA子系統(tǒng)上，同時加載所述的目標(biāo)設(shè)計的驅(qū)動至內(nèi)核。

更進(jìn)一步的，ARM子系統(tǒng)運(yùn)行Linux操作系統(tǒng)，F(xiàn)PGA下載電路與總線均在ARM子系統(tǒng)的操作系統(tǒng)注冊為設(shè)備，F(xiàn)PGA下載電路與總線的驅(qū)動被作為內(nèi)核模塊加載在ARM子系統(tǒng)的操作系統(tǒng)的內(nèi)核，ARM子系統(tǒng)的操作系統(tǒng)將目標(biāo)設(shè)計的硬件部分作為總線上的熱插拔設(shè)備進(jìn)行管理。

本發(fā)明的動態(tài)可重構(gòu)嵌入式系統(tǒng)通過使用高級操作系統(tǒng)Linux和總線作為中間件的方法，將基于ARM與FPGA的嵌入式系統(tǒng)的目標(biāo)設(shè)計的軟件部分和硬件部分相互抽象相互分離，提高了軟硬聯(lián)合開發(fā)與調(diào)試的效率，并易于移植，提高了代碼的可重用率。

更進(jìn)一步的，目標(biāo)設(shè)計的為用戶基于基于ARM與FPGA的動態(tài)可重構(gòu)系統(tǒng)的應(yīng)用設(shè)計，目標(biāo)設(shè)計的硬件電路的接口實(shí)現(xiàn)為總線的接口，目標(biāo)設(shè)計的硬件電路通過總線的連接作為ARM子系統(tǒng)的外設(shè)，在ARM子系統(tǒng)的操作系統(tǒng)注冊為字符設(shè)備、塊設(shè)備、網(wǎng)絡(luò)設(shè)備或其他類型設(shè)備被管理和調(diào)用。目標(biāo)設(shè)計的驅(qū)動程序和應(yīng)用程序在操作系統(tǒng)環(huán)境下進(jìn)行開發(fā)和調(diào)試，簡化軟硬聯(lián)合開發(fā)與測試流程得以簡化，并提高移植到新硬件平臺時代碼的重用率。

更進(jìn)一步的，ARM外設(shè)和FPGA外設(shè)是能夠裁剪的外設(shè)，ARM外設(shè)包括一個USB控制器，一個10/100/1000M以太網(wǎng)接口和一個USB-UART接口；當(dāng)總線為多個時，多個總線是相同類型或不同類型的總線。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：本發(fā)明的動態(tài)可重構(gòu)嵌入式系統(tǒng)的目標(biāo)設(shè)計的軟件部分和硬件部分相互抽象相互分離，提高了軟硬聯(lián)合開發(fā)與調(diào)試的效率，并易于移植，提高了代碼的可重用率。在系統(tǒng)在線時亦可重構(gòu)，且無需拆機(jī)即可進(jìn)行升級，十分的方便。

附圖說明

圖1為本發(fā)明的基于ARM與FPGA的動態(tài)可重構(gòu)系統(tǒng)的結(jié)構(gòu)框圖。

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明做進(jìn)一步的描述，但本發(fā)明的實(shí)施方式并不限于此。

如圖1所示，本實(shí)施例由ARM子系統(tǒng)與FPGA子系統(tǒng)構(gòu)成；ARM子系統(tǒng)部分由ARM微處理器、ARM電源電路、ARM復(fù)位電路、ARM時鐘電路、ARM存儲器以及其它可裁剪的ARM外設(shè)構(gòu)成；FPGA子系統(tǒng)部分由FPGA、FPGA下載電路、FPGA時鐘電路、FPGA復(fù)位電路、FPGA電源以及其他可裁剪的FPGA外設(shè)構(gòu)成；兩個子系統(tǒng)之間通過一種或多種，一個或多個總線互聯(lián)，實(shí)現(xiàn)控制信號、數(shù)據(jù)信號等各種信號的傳輸。