[發明專利]金屬互連結構的形成方法

有效

• 申請號: 201410239105.2
• 申請日: 2014-05-30
• 公開（公告）號: CN105336663B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 張海洋;周俊卿
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳圳添;駱蘇華

一種金屬互連結構的形成方法，包括：提供半導體襯底；在所述半導體襯底上形成金屬層；在所述金屬層上形成介質層；在所述介質層中形成接觸孔，所述接觸孔的底部暴露所述金屬層；對所述接觸孔的側壁進行修復處理，所述修復處理采用的溫度范圍為70℃～400℃；采用金屬材料填充所述接觸孔。所述形成方法形成的金屬互連結構性能更好，降低金屬互連結構的RC延遲，并且顯著改善金屬互連結構的電遷移問題。

技術領域

本發明涉及半導體制造領域，尤其涉及一種金屬互連結構的形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體芯片向更高集成度方向發展。而半導體芯片的集成度越高，半導體器件的特征尺寸(Critical Dimension，CD)越小。相應的，半導體芯片中的金屬互連結構尺寸也不斷減小。

隨著特征尺寸的逐漸減小，金屬互連結構的RC延遲對器件運行速度的影響越來越明顯，如何減小RC延遲是本領域技術人員研究的熱點問題之一。更重要的是，隨著集成電路布線寬度的不斷減小，更高的布線密度將使得金屬互連結構中的電遷移(EM)問題加劇。現有金屬互連結構的形成方法形成的金屬互連結構中，電遷移問題日益突出。

為此，需要一種金屬互連結構的形成方法，以防止金屬互連結構中的電遷移問題加劇。

發明內容

為解決上述問題，本發明提供一種金屬互連結構的形成方法，以改善金屬互連結構的電遷移問題，提高金屬互連結構的可靠性能。

為此，本發明提供一種金屬互連結構的形成方法，包括：

提供半導體襯底；

在所述半導體襯底上形成金屬層；

在所述金屬層上形成介質層；

在所述介質層中形成接觸孔，所述接觸孔的底部暴露所述金屬層；

對所述接觸孔的側壁進行修復處理，所述修復處理采用的溫度范圍為70℃～400℃；

采用金屬材料填充所述接觸孔。

可選的，所述修復處理采用的氣體包括N₂、H₂、CO₂和CO的至少其中之一。

可選的，所述修復處理為原位修復處理。

可選的，形成接觸孔的步驟包括：

在所述介質層上形成圖形化掩膜層；

以所述掩膜層為掩膜對所述介質層進行刻蝕，直至在所述介質層內形成所述接觸孔；

去除所述掩膜層。

可選的，采用脈沖等離子體刻蝕方法對所述介質層進行刻蝕。

可選的，所述脈沖等離子體刻蝕方法為同步脈沖等離子體刻蝕方法。

可選的，所述同步脈沖等離子體刻蝕方法采用的氣體包括CF₄和CHF₃，CF₄的流量范圍為10sccm～500sccm，CHF₃的流量范圍為10sccm～250sccm。

可選的，所述同步脈沖等離子體刻蝕方法采用的壓強范圍為10mTorr～200mTorr，采用的頻率范圍包括10Hz～2000Hz，采用的功率范圍包括0～1000w。

可選的，所述半導體襯底與所述介質層之間還包括襯氧化層。

可選的，所述金屬材料包括銅、鋁和鎢的至少一種。

與現有技術相比，本發明的技術方案具有以下優點：