[發明專利]一種信號邏輯控制器的輸入輸出裝置及信號邏輯控制器

有效

• 申請號: 201410232646.2
• 申請日: 2014-05-28
• 公開（公告）號: CN103984268B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 張蔚;路忠良;常義冬;祝慶軍
• 申請（專利權）人: 大連美恒時代科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 大連東方專利代理有限責任公司 21212
• 代理人: 范爍;李洪福

技術領域

本發明涉及輸入輸出控制技術領域，具體為一種信號邏輯控制器的輸入輸出裝置及信號邏輯控制器。

背景技術

信號邏輯控制器是起重機行業代替PLC來實現對輸入輸出點信息采集和信號控制的電子控制設備。目前，現有技術中起重機行業的信號邏輯控制器所采用的輸入輸出裝置為簡單的并行通訊結構，即有多少IO點便連接多少并行的排線，且沒有IO級聯功能，這樣使得可用的IO點數有限，不利于現場編程，同時占用PCB布板面積大，占用中央處理器芯片的引腳資源多，維護成本高，設備體積大，無法實現靈巧的模塊化結構，很多情況IO資源都不能滿足使用需求。

發明內容

本發明針對以上問題的提出，而研制一種占用中央處理器的引腳資源少、體積小的信號邏輯控制器的輸入輸出裝置及信號邏輯控制器。

本發明的技術手段如下：

一種信號邏輯控制器的輸入輸出裝置，所述信號邏輯控制器包括中央處理器，且與具有輸入端口和輸出端口的被控設備相連接，包括：

輸入裝置和/或輸出裝置；所述輸入裝置一端連接被控設備輸出端口，另一端連接中央處理器；所述輸出裝置一端連接中央處理器，另一端連接被控設備輸入端口；

所述輸入裝置包括N個級聯的輸入模塊，其中N為整數；

所述輸出裝置包括M個級聯的輸出模塊，其中M為整數；

每一輸入模塊均包括兩個結構相同的輸入子模塊；所述輸入子模塊包括：

用于接收差分控制信號并將所述差分控制信號轉換為單端控制信號的差分接收器Ⅰ；

連接差分接收器Ⅰ，用于將差分接收器Ⅰ輸出的單端控制信號轉換為差分控制信號的差分驅動器Ⅰ；

用于接收差分數據信號并將所述差分數據信號轉換為單端數據信號的差分接收器Ⅱ；

并行輸入端與被控設備輸出端口相連接的移位寄存器Ⅰ和移位寄存器Ⅱ；所述移位寄存器Ⅰ和移位寄存器Ⅱ的并入串入控制端和時鐘輸入端與所述差分接收器Ⅰ的輸出端相連接；所述移位寄存器Ⅰ的串行輸入端連接所述差分接收器Ⅱ的輸出端；所述移位寄存器Ⅱ的串行輸入端連接所述移位寄存器Ⅰ的串行輸出端；所述移位寄存器Ⅱ的串行輸出端連接差分驅動器Ⅱ；

用于接收單端數據信號并將所述單端數據信號轉換為差分數據信號的差分驅動器Ⅱ；

每一輸出模塊均包括兩個結構相同的輸出子模塊；所述輸出子模塊包括：

用于接收差分控制信號并將所述差分控制信號轉換為單端控制信號的差分接收器Ⅲ；

連接差分接收器Ⅲ，用于將差分接收器Ⅲ輸出的單端控制信號轉換為差分控制信號的差分驅動器Ⅲ；

用于接收差分數據信號并將所述差分數據信號轉換為單端數據信號的差分接收器Ⅳ；

并行輸出端與被控設備輸入端口相連接的移位寄存器Ⅲ和移位寄存器Ⅳ；所述移位寄存器Ⅲ和移位寄存器Ⅳ的并出串出控制端和時鐘輸入端與所述差分接收器Ⅲ的輸出端相連接；所述移位寄存器Ⅲ的串行輸入端連接所述差分接收器Ⅳ的輸出端；所述移位寄存器Ⅳ的串行輸入端連接所述移位寄存器Ⅲ的串行輸出端；所述移位寄存器Ⅳ的串行輸出端連接差分驅動器Ⅳ；

用于接收單端數據信號并將所述單端數據信號轉換為差分數據信號的差分驅動器Ⅳ；

第N級的輸入子模塊包括的差分接收器Ⅰ的輸入端連接所述中央處理器，其余N-1級的輸入子模塊包括的差分接收器Ⅰ的輸入端依次連接下一級輸入子模塊包括的差分驅動器Ⅰ的輸出端；第一級的輸入子模塊包括的差分接收器Ⅱ的輸入端懸空，其余N-1級的輸入子模塊包括的差分接收器Ⅱ的輸入端依次連接上一級輸入子模塊包括的差分驅動器Ⅱ的輸出端，第N級的輸入子模塊包括的差分驅動器Ⅱ的輸出端連接所述中央處理器；

第一級的輸出子模塊包括的差分接收器Ⅲ的輸入端連接所述中央處理器，其余M-1級的輸出子模塊包括的差分接收器Ⅲ的輸入端依次連接上一級輸出子模塊包括的差分驅動器Ⅲ的輸出端；第一級的輸出子模塊包括的差分接收器Ⅳ的輸入端連接所述中央處理器，其余M-1級的輸出子模塊包括的差分接收器Ⅳ的輸入端依次連接上一級輸出子模塊包括的差分驅動器Ⅳ的輸出端，第M級的輸出子模塊包括的差分驅動器Ⅳ的輸出端懸空；

進一步地，所述移位寄存器Ⅰ和移位寄存器Ⅱ采用74HC165芯片；

進一步地，所述移位寄存器Ⅲ和移位寄存器Ⅳ采用74HC594芯片；

進一步地，所述差分接收器Ⅰ、差分接收器Ⅱ、差分接收器Ⅲ和差分接收器Ⅳ采用26LS32芯片；