[發明專利]一種高電源抑制比的高精度電流源電路

無效

• 申請號: 201410232046.6
• 申請日: 2014-05-28
• 公開（公告）號: CN103970169A
• 公開（公告）日: 2014-08-06
• 發明（設計）人: 周澤坤;董淵;程潔;張瑜;石躍;明鑫;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種高電源抑制比的高精度電流源電路，其特征在于，包括依次連接的啟動電路、溫度正比例電流產生電路、電源抑制比增強反饋電路和鏡像輸出電路；其中，

啟動電路由MOS管MP1和電阻R1構成；其中MP1的源極接電源VIN，其漏極通過R1后接地VSS，其柵極和漏極互連；

溫度正比例電流產生電路由PMOS管MP2、MP3、三極管QN1、QN2、電阻R2、R3、R4構成；其中MP2的源極接電源VIN，其柵極和漏極互連，其柵極接MP1的柵極，其漏極接QN1的集電極；QN1的發射極通過R2后接地VSS，其基極接MP3的漏極；MP3的源極接電源VIN，其柵極接MP2的柵極，其漏極接QN2的集電極；QN2的基極通過R3接QN1的基極，其發射極通過R4后接地VSS；

電源抑制比增強反饋電路由PMOS管MP4、MP5、NMOS管MN1構成；其中MP4的源極接電源VIN，其柵極和漏極互連，其柵極接MP5的柵極，其漏極接MN1的漏極；MP5的源極接電源VIN，其漏極通過R4接地VSS；MN1的柵極接MP2的漏極，其源極通過R4后接地VSS；

鏡像輸出電路由PMOS管MP6構成；MP6的源極接電源VIN，其柵極接MP4的漏極，其漏極為鏡像電流輸出端。